本人最早接觸SI仿真的時候，只是進行一個簡單的流程操作，其中涉及到的原理、模型知之甚少，再后來慢慢的接觸到了深一點的東西開始自己搭建電路了解到了IBIS。用于電路仿真的模型有好多，可能IBIS是最常用和最方便的一個，一般這個東西都是芯片廠家提供的，其中的一些原理又是一個很復雜的事情。下面簡單整理IBIS中的構造：

一 IBIS簡介

1.IBIS(Input/Output Buffer Information Specification)：輸入輸出緩沖器，是一個行為級模型，描述的是電壓與電流、電壓與時間的關系，也是一種基于V/I曲線的對于輸入輸出端口快速準確建模的方法，是反映芯片驅動和接受電氣特性的一種國際標準。

2.IBIS 本身只是一種文件格式，它說明在一標準的IBIS 文件中如何記錄一個芯片的驅動器和接收器的不同參數，但并不說明這些被記錄的參數如何使用，這些參數需要由使用IBIS 模型的仿真工具來讀取。

二 IBIS模型結構

IBIS的模型結構分為輸入和輸出，如下圖：

1.輸出結構：包含一個PMOS、一個NMOS、兩個ESD保護二極管、芯片的電容和封裝寄生參數

C_PKGR_PKGL_PKG是整個芯片的等效電容、電阻、電感特性

C_Comp為硅片上腳的壓焊盤電容 (結電容)。

2.輸入結構：包含兩個ESD保護二極管、芯片的電容和封裝寄生參數

C_PKGR_PKGL_PKG是整個芯片的等效電容、電阻、電感特性

C_Comp為硅片上腳的壓焊盤電容 (結電容)。

三 IBIS文件結構

1.頭文件

這部分包含了IBIS的版本、文件名、版權等信息，如下圖：是下載于ST官網的STM的IBIS模型的頭文件：

2.器件描述

包含器件模型名稱、器件名稱、廠商、封裝和引腳等信息，如下圖：

3.模型描述

這部門定義了模型對應的緩沖器類型、Pulldown、Pullup、 Power_Clamp、Gnd_Clamp的IlV數據表;Ramp數據;描述波形上升/下降沿的VIT數據表等，如下圖：

四 IBIS在信號完整性中的應用

IBIS在信號完整性仿真中有不可或缺的作用，它可以作為一個源端和接收端。它可以被大數的EDA軟件識別，并且在有些仿真的軟件中沒有IBIS模型，是不能進行時域仿真的。在IBIS模型的基礎之上，我們可以分析傳輸線上的信號完整性問題，包括源端到負載端的阻抗、串擾、反射、時延等時域問題。

IBIS模型會把每個I/O或pin分為幾種狀態(輸入、輸出、浮空)，把這幾種狀態配置成幾種模型，通過調用I/O或pin的幾種模型來模擬輸入輸出。

審核編輯：湯梓紅