進(jìn)行工程的功能調(diào)試時(shí),對(duì)AD9144,AD9516進(jìn)行參數(shù)配置是非常重要且必不可少的,這過(guò)程中遇到了以下問(wèn)題。
一、問(wèn)題1
在我們使用上位機(jī)軟件進(jìn)行配置時(shí)發(fā)現(xiàn)上位機(jī)的log記錄中有寫(xiě)入?yún)?shù)而無(wú)讀出參數(shù),這個(gè)問(wèn)題有兩種可能性,一是參數(shù)沒(méi)有寫(xiě)入進(jìn)去所以讀出來(lái)的參數(shù)都是0,二是寫(xiě)進(jìn)去了但是在讀參數(shù)時(shí)出錯(cuò)了。
如圖所示:
對(duì)此我們懷疑是否是網(wǎng)路通信有問(wèn)題,檢查發(fā)現(xiàn)PC與FPGA連接的網(wǎng)口千兆網(wǎng)指燈
沒(méi)有亮百兆網(wǎng)卻亮了。
檢查網(wǎng)絡(luò)配置發(fā)現(xiàn)網(wǎng)絡(luò)的連接速度只有百兆網(wǎng)選項(xiàng),無(wú)法使用千兆網(wǎng)傳輸,也就是電腦不支持千兆網(wǎng)絡(luò)。
解決方法有兩種,一是重新更換電腦主機(jī),二是重新更改程序?qū)⑵湓O(shè)置為百兆網(wǎng)傳輸。
此次我們選擇方法一,更換PC主機(jī)后重新測(cè)試發(fā)現(xiàn)AD9144,AD9516配置可以正常讀寫(xiě),
故此次問(wèn)題原因是PC與FPGA網(wǎng)絡(luò)接口不匹配所致。
二、問(wèn)題2
在進(jìn)行AD9144,AD9516寄存器配置后,下載bit流文件到FPGA后,用示波器觀(guān)察AD9144輸出信號(hào),發(fā)現(xiàn)無(wú)波形輸出,用Vivado抓取信號(hào)觀(guān)察,發(fā)現(xiàn)sync和tx_tready信號(hào)始終為低沒(méi)有拉高,也就是說(shuō)明AD9144與jesd204b沒(méi)有同步上。
同步不上的原因有多種,大致可分為硬件問(wèn)題、時(shí)鐘關(guān)系問(wèn)題、寄存器配置問(wèn)題,先暫將硬件問(wèn)題排除。
對(duì)時(shí)鐘關(guān)系進(jìn)行分析,發(fā)現(xiàn)時(shí)鐘理論數(shù)值計(jì)算結(jié)果沒(méi)有錯(cuò)誤,詳細(xì)的分析步驟請(qǐng)自行查看《時(shí)鐘關(guān)系說(shuō)明》。
依據(jù)時(shí)鐘關(guān)系理論值檢查JESD204B的IP核設(shè)置,未發(fā)現(xiàn)錯(cuò)誤。
用示波器檢查FPGA輸送給AD9516的分頻時(shí)鐘發(fā)現(xiàn)無(wú)法偵測(cè)到,檢查原理圖后定位到對(duì)應(yīng)的引腳,發(fā)現(xiàn)FPGA輸送過(guò)來(lái)的時(shí)鐘過(guò)大超頻了,使得示波器也無(wú)法偵測(cè)到信號(hào),通過(guò)查找AD9516的操作手順發(fā)現(xiàn)其用來(lái)分頻的源時(shí)鐘最大值為250MHZ,后將AD9516源時(shí)鐘設(shè)置為250MHZ,用示波器也能正常測(cè)試到。
250MHZ時(shí)鐘源:
對(duì)程序內(nèi)的時(shí)鐘進(jìn)行分析發(fā)現(xiàn)數(shù)據(jù)產(chǎn)生模塊的使用的時(shí)鐘為62.5MHZ,而用來(lái)驅(qū)動(dòng)JESD204B模塊的時(shí)鐘為device_clock=125MHZ,因?yàn)閿?shù)據(jù)產(chǎn)生和數(shù)據(jù)傳遞是同步,所以時(shí)鐘不匹配,將62.5MHZ改為125MHZ。
對(duì)照J(rèn)ESD204B的IP核手順提供的寄存器配置數(shù)據(jù),未發(fā)現(xiàn)有錯(cuò)誤。
JESD204B的IP核參數(shù):
查看AD9144寄存器配置手冊(cè),找到AD9144同步信號(hào)指示0X470,0X471,0X472,0X473
其分別代表代碼組同步信號(hào)既同步K碼,幀同步信號(hào)校驗(yàn)核檢查標(biāo)志,初始通道同步信號(hào)。
然后再次通過(guò)上位機(jī)配置觀(guān)察配置過(guò)程發(fā)現(xiàn)其他寄存器值都可以正常讀寫(xiě),而這4個(gè)寄存器讀出值為0,也就是說(shuō)明硬件無(wú)問(wèn)題,極有可能是寄存器配置方面出錯(cuò)了。
同步指示寄存器:
查閱AD9144,AD9516手冊(cè)發(fā)現(xiàn)AD9516的寄存器0X232的寫(xiě)入值應(yīng)該為1,但是AD9516的配置軟件給出的參考值為0,因而更改寄存器值后能夠成功配置。
寄存器配置:
成功配置后如下圖所示:
三、問(wèn)題3
解決配置問(wèn)題后,進(jìn)行測(cè)試用vivado的觀(guān)測(cè)sync,tx_tready信號(hào)發(fā)現(xiàn)信號(hào)已經(jīng)拉高,并且tx_data有數(shù)值,說(shuō)明AD9144與JESD204B已經(jīng)完成同步了。
同步完成后的信號(hào):
但是在用示波器觀(guān)察AD9144的模擬波形時(shí)發(fā)現(xiàn)波形與預(yù)期的有偏差,查閱AD9144和JESD204B的手順并結(jié)合vivado的vio功能來(lái)在線(xiàn)調(diào)試數(shù)據(jù),發(fā)現(xiàn)其數(shù)模轉(zhuǎn)換的方式是以16進(jìn)制的補(bǔ)碼相對(duì)應(yīng),后重新調(diào)整數(shù)據(jù)后,輸出波形與預(yù)期一致,完成調(diào)試。
異常波形(125MHZ):
正常波形(31.25MHZ):
以上就是調(diào)試過(guò)程中遇到的問(wèn)題,這里總結(jié)出來(lái)與大家分享,歡迎在評(píng)論中互相討論。
-
調(diào)試
+關(guān)注
關(guān)注
7文章
604瀏覽量
34513 -
AD9516
+關(guān)注
關(guān)注
0文章
12瀏覽量
8002 -
JESD204B
+關(guān)注
關(guān)注
5文章
82瀏覽量
19502 -
ad9144
+關(guān)注
關(guān)注
0文章
8瀏覽量
1991
發(fā)布評(píng)論請(qǐng)先 登錄
調(diào)試ADS52J90板卡JESD204B接口遇到的問(wèn)題求解
JESD204B的系統(tǒng)級(jí)優(yōu)勢(shì)
JESD204B串行接口時(shí)鐘的優(yōu)勢(shì)
如何讓JESD204B在FPGA上工作?FPGA對(duì)于JESD204B需要多少速度?
如何去實(shí)現(xiàn)JESD204B時(shí)鐘?
JESD204B協(xié)議介紹
JESD204B的優(yōu)勢(shì)
JESD204B SystemC module 設(shè)計(jì)簡(jiǎn)介(一)

JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程
JESD204B使用說(shuō)明

評(píng)論