女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

使用JESD204B接口的AD9144高速DA轉換模塊參數設定(私人總結版)

潘文明 ? 來源:明德揚吳老師 ? 作者:明德揚吳老師 ? 2022-07-12 08:59 ? 次閱讀

本文為明德揚原創文章,轉載請注明出處!

由于AD9144是高速DA轉換模塊,轉換速率可以達到2.5G,可以滿足普通的DA數據接口。為了匹配高速AD/DA轉換,JESD204B接口就應運而生,在本高速DA轉換工程中,AD9144的參數設定與JESD204B有千絲萬屢的關系,二者是相互對應的。

本次工程實現的目標:

波形:正弦波(波形由16個16位寬數據構成)

頻率:31.25MHZ

采樣率:500MHZ

DAC個數:2個

LANE個數:4個

插值:1

類型:單link

單次傳輸數據為:128位

一、 AD9144工作模式的選擇

AD9144共有Single-Link和dual-Link兩種類型可以選擇,其中Single-Link類型有10種工作模式,Dual-Link有6種工作模式。

具體工作模式如下圖所示:

pYYBAGLMxtOASdkkAABabgAmw4A597.png

poYBAGLMxt2AQNEvAABORngRqCc854.png

1. 參數介紹:

M:轉換DA個數;

L:lane的個數;

S:每一個AD的每一幀的采樣點數;

F:每條lane的每一幀的字節數;

2. 模式的選擇步驟

對于工作模式的選擇不同的項目有著不同的思考:

1) 本次采用單link方式所以有10種工作模式選擇;

2) AD9144使用兩個DAC所以只能在mode4-mode7之間選擇;

3) AD9144和JESD204B間采用4條lane相連,所以只能選擇mode4或mode5;

4) 為了便于AD9144參數計算,本次采用JESD204B的mode4。

二、JESD204B的時鐘關系

了解AD9144時鐘關系是我們計算AD9144參數的前提,下面介紹一下JESD204B中各個時鐘之間的關系。

poYBAGLMxvaAEuISAACBlwInb3U928.png

poYBAGLMxvyAZmOlAABCcV1WnPs768.png

1.名詞解釋:

SYSREF clock:同步時鐘頻率

Device clock:驅動時鐘頻率

Multifram clock:多幀頻率

Fram clock:幀頻率

Character clock:字節時鐘頻率

Bit clock:單條lane數據傳輸速率

Sample clock:采樣率

Conversation clock:轉換率

2.關系介紹

1個同步時鐘周期內,可以發R個多幀

1個多幀的發送需要D個工作時鐘;

1個多幀由K個幀組成

1個幀內由F個字節數

1個字節經過8B/10B編碼得到bit數

1幀內由S個采樣點

1個采樣點經過C倍插值得到轉化后的采樣結果(C由x1,x2,x4,x8四種模式)

三、 AD9144的參數設定

1.參數設定的意義

①確定配置AD9144所需要的寄存器值;

②設定JESD204B的IP核的參數;

③ 確定AD9516的分頻時鐘頻率;

2.AD9144的時鐘參數計算

由工程的設計目標,可以結合JESD204B對AD9144進行參數設置。

= 1 * GB3 * MERGEFORMAT ①

有效數據傳輸速率 =sample*16*2=16G/s;

實際傳輸數據速率 =16G*(10/8)=20G/s;

Lane_rate =20G/4=5G;

Sapmple_clock =500MHZ;

Frame_clock =sample_clock/S=500MHZ(S取1);

Char_clock =fram_clock*F=500MHZ(F取1);

Bit_clock =char_clock*10=5G(8b/10B編碼得出);

Conversion_clock =sample_clock*C=500MHZ(單倍插值C=1);

Mul_fram_clock =fram_clock/K=15.625MHZ(K取32);

= 2 * GB3 * MERGEFORMAT ②

Sysref_clock =mul_fram_clock/R=7.8125MHZ(R取合適的整數即可R=2);

device_clock =mul_frame_clock*D=125MHZ(D 取合適整數即可D=8);

Refclk=lane/40 =125MHZ(AD9144參考時鐘);

注釋:

= 1 * GB3 * MERGEFORMAT ①實際速率是有效速率經過8B/10B編碼得出;

= 2 * GB3 * MERGEFORMAT ②D最小值是,Dmin=有效數據量/128,D為整數;

四、 AD9144的配置表生成

1.實現方法

方法1;對照AD9144手順根據工程的實現功能以及AD9144的計算參數進行逐個配置

方法2:使用AD9144的配置軟件進行配置,然后對照手順進行配置

本次使用方法2進行AD9144的寄存器值的配置

2.實現步驟

1. 打開ACE軟件選擇對應芯片AD9144-FMC-EBZ,并選擇添加。

pYYBAGLMxxCAVIhiAAHhczQcBeg614.png

2. 對照計算的AD9144的參數進行芯片設置,完成后雙擊藍色AD9144圖標。

(1)Link模式:single; (2)link;JESD MODE :mode4;

(3)Subclss:子類1; (4)Interpolation:選擇1倍插值(無插值模式);

(5)DAC PLL勾選; (6)RefClk:計算的AD9144參考時鐘,125MHZ;

(7)FIN=device_clock=125MHZ; (8)FADC=采樣率=500MHZ;

poYBAGLMxx6AfzyGAAGNFE2Xs0A428.png

3. 寄存器配置表生成后,即可用來配置AD9144寄存器

pYYBAGLMxyyAadLQAAOBC8wSUlA802.png

以上就是AD9144的參數設定,感興趣的同學可以留言相互討論!

審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21954

    瀏覽量

    613988
  • JESD204B
    +關注

    關注

    5

    文章

    82

    瀏覽量

    19502
  • ad9144
    +關注

    關注

    0

    文章

    8

    瀏覽量

    1991
  • jesd204b時鐘
    +關注

    關注

    0

    文章

    2

    瀏覽量

    919
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    JESD204B生存指南

    實用JESD204B來自全球數據轉換器市場份額領導 者的技術信息、提示和建議
    發表于 05-30 16:31 ?0次下載

    替代HMC7044超低噪高性能時鐘抖動消除器支持JESD204B

    1. 概述PC7044是一款高性能雙環路的整數時鐘抖動消除器,可以為具有并行或串(JESD204B型)接口高速數據轉換器執行參考時鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個整
    發表于 05-08 15:57

    一文詳解JESD204B高速接口協議

    JESD204B是邏輯器件和高速ADC/DAC通信的一個串行接口協議,在此之前,ADC/DAC與邏輯器件交互的接口大致分為如下幾種。
    的頭像 發表于 04-24 15:18 ?953次閱讀
    一文詳解<b class='flag-5'>JESD204B</b><b class='flag-5'>高速</b><b class='flag-5'>接口</b>協議

    LTC6953具有11個輸出并支持JESD204B/JESD204C協議的超低抖動、4.5GHz時鐘分配器技術手冊

    C subclass 1 器件時鐘 / SYSREF 對以及一個通用輸出,或者就是 11 個面向非 JESD204B/JESD204C 應用的通用時鐘輸出。每個輸出都有自己的可個別編程分頻器和輸出驅動器。所有輸出也可以采用個別的粗略半周期數字延遲和精細模擬時間延遲實現同步
    的頭像 發表于 04-16 14:28 ?287次閱讀
    LTC6953具有11個輸出并支持<b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C協議的超低抖動、4.5GHz時鐘分配器技術手冊

    AD9680 JESD204B接口的不穩定會導致較大的電流波動,怎么解決?

    AD采集芯片為AD9680-1000,時鐘芯片為AD9528。當 AD 采樣時鐘為 500MHz 時,jesd204B (串行線速 = 5 Gbps) 穩定。但是,當 AD 采樣時鐘為 800MHz
    發表于 04-15 06:43

    使用jesd204b IP核時,無法完成綜合,找不到jesd204_0.v

    /Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159] * [Synth
    發表于 03-12 22:21

    JESD204B有專用于ADC/DAC和FPGA或ASIC的接口嗎?

    請問各位大俠:JESD204B專用于ADC/DAC和FPGA或ASIC的接口嗎,該接口同Rapid/PCIe的物理層Serdes接口有何區別,謝謝!
    發表于 02-08 09:10

    JESD204B使用說明

    能力更強,布線數量更少。 本篇的內容基于jesd204b接口的ADC和FPGA的硬件板卡,通過調用jesd204b ip核來一步步在FPGA內部實現高速ADC數據采集,
    的頭像 發表于 12-18 11:31 ?1376次閱讀
    <b class='flag-5'>JESD204B</b>使用說明

    調試ADS52J90板卡JESD204B接口遇到的問題求解

    我在調試TI ADS52J90板卡JESD204B接口遇到的問題: 1、目前在應用手冊中能看到LVDS的詳細說明,但是缺少關于JESD204B的相關資料,能否提供相關JESD204B
    發表于 11-28 06:13

    使用JESD204B接口,線速率怎么計算?

    使用JESD204B接口,線速率怎么計算?在文檔表9-2中線速率等于 fLINERATE=fs*R,如果我選擇雙通道設備,采樣時鐘fs為500MHz,在表8-17,中選擇模式0,N&
    發表于 11-18 07:10

    使用JESD204B如何對數據進行組幀?

    在使用JESD204B協議時,當L=8時,如果時雙通道數據,如何對數據進行組幀?是直接使用前8通道嗎
    發表于 11-14 07:51

    ADC16DX370 JESD204B串行鏈路的均衡優化

    電子發燒友網站提供《ADC16DX370 JESD204B串行鏈路的均衡優化.pdf》資料免費下載
    發表于 10-09 08:31 ?1次下載
    ADC16DX370 <b class='flag-5'>JESD204B</b>串行鏈路的均衡優化

    AFE77xx DAC JESD204B調試

    電子發燒友網站提供《AFE77xx DAC JESD204B調試.pdf》資料免費下載
    發表于 09-27 10:17 ?0次下載
    AFE77xx DAC <b class='flag-5'>JESD204B</b>調試

    JESD204B升級到JESD204C時的系統設計注意事項

    電子發燒友網站提供《從JESD204B升級到JESD204C時的系統設計注意事項.pdf》資料免費下載
    發表于 09-21 10:19 ?6次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204</b>C時的系統設計注意事項

    AFE77 JESD204B 調試手冊

    電子發燒友網站提供《AFE77 JESD204B 調試手冊.pdf》資料免費下載
    發表于 09-11 10:25 ?0次下載
    AFE77 <b class='flag-5'>JESD204B</b> 調試手冊