女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

通過利用現(xiàn)代處理器架構(gòu)的并行性提高SDR的性能

星星科技指導(dǎo)員 ? 來源:嵌入式計(jì)算設(shè)計(jì) ? 作者:Dave Kelf,Phil Moor ? 2022-06-14 16:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

軟件定義無線電 (SDR) 將是各種移動設(shè)備的絕佳選擇,如果它不是那么耗電的話。SDR 可以安裝在更節(jié)能的芯片組中嗎?這是重新考慮架構(gòu)以適應(yīng)低功耗實(shí)現(xiàn)的案例。

對于許多已經(jīng)在使用 SDR 實(shí)施的公司來說,使用匯編代碼在低級別對處理器進(jìn)行編程已被證明對于實(shí)現(xiàn)所需的性能水平至關(guān)重要。但是,使用匯編編程有兩個(gè)主要影響:

1. 為一個(gè)處理器編寫的代碼在沒有完全重寫的情況下不能輕易地轉(zhuǎn)移到同一處理器的另一個(gè)或未來幾代。即使使用交叉匯編器也會導(dǎo)致翻譯性能不佳。這對大型軟件組件的可移植性有重大影響,導(dǎo)致成本和競爭力問題。

2. 這些匯編代碼程序的創(chuàng)建需要大量的專家工程時(shí)間,并且對正在實(shí)施的處理器和算法都有深入的了解。這反過來又使該方法既昂貴又耗時(shí),從而延遲了上市時(shí)間。

只有解決了可移植性和可編程性問題,MVR 才能在商業(yè)上運(yùn)行。新興的優(yōu)化技術(shù),包括 Sigmatix 的新技術(shù),包括在其 MVR 基帶平臺中(如圖 2 所示),以高性能方式打開了高級語言的使用。該技術(shù)利用對通常與綜合技術(shù)相關(guān)的處理器硬件的理解,并將此信息用于并行化算法并將算法緊密映射到處理器架構(gòu)上。使用 C++ 模板系統(tǒng)將算法描述編碼為可以利用處理器提供的功能的形式,從而實(shí)現(xiàn)高性能的可移植性。

圖 2: Sigmatix 的 MVR 基帶平臺支持實(shí)現(xiàn)更高性能和可移植性的方法。

poYBAGKoQwCAPLDDAARlaK6ZbRM947.png

在這種方法中,協(xié)議或基帶設(shè)計(jì)工程師可以使用 C 代碼來描述他們的算法元素,而無需考慮處理器架構(gòu)。處理器工程師推動模板的構(gòu)建,這些模板在處理器上提供原始數(shù)據(jù),并酌情利用部分或全部隨附的編譯器技術(shù)。優(yōu)化器結(jié)合了這兩個(gè)代碼庫,修改輸入代碼以充分利用目標(biāo)處理器架構(gòu)來生成原始匯編代碼或包含內(nèi)在函數(shù)的已處理 C 代碼,以指導(dǎo)進(jìn)一步的編譯步驟。然后針對處理器的周期近似模型運(yùn)行二進(jìn)制代碼,并執(zhí)行分析以檢查可能導(dǎo)致代碼庫改進(jìn)的常見性能問題。

下一代 MVR

SDR 已被證明對軍事和商業(yè)無線基帶實(shí)施很有價(jià)值,因?yàn)樗氖褂锰峁┝烁叩囊子眯浴⒍嗄?yīng)用和控制多功能性。然而,與定制硬件相比,它的低性能水平阻礙了其在商用蜂窩手機(jī)等功率敏感應(yīng)用中的普及。此外,高性能匯編代碼實(shí)現(xiàn)缺乏可編程性和可移植性,這有損于它在更通用的基礎(chǔ)設(shè)施應(yīng)用程序中的使用。

MVR 通過利用現(xiàn)代處理器架構(gòu)提供的多維并行性來解決這個(gè)問題,從而在不降低基于軟件的設(shè)備的積極優(yōu)勢的情況下推動性能提升一個(gè)數(shù)量級。通過利用一種以便攜和可編程方式保持性能的方法,MVR 代表了下一代基帶設(shè)計(jì)的未來。

作者:Dave Kelf,Phil Moorby

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19885

    瀏覽量

    235034
  • SDR
    SDR
    +關(guān)注

    關(guān)注

    7

    文章

    235

    瀏覽量

    51147
  • 編譯器
    +關(guān)注

    關(guān)注

    1

    文章

    1662

    瀏覽量

    50200
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    多節(jié)點(diǎn)并行處理架構(gòu)

    多節(jié)點(diǎn)并行處理架構(gòu)(如MPP架構(gòu)通過分布式計(jì)算和存儲實(shí)現(xiàn)高性能數(shù)據(jù)
    的頭像 發(fā)表于 06-12 08:18 ?121次閱讀
    多節(jié)點(diǎn)<b class='flag-5'>并行</b><b class='flag-5'>處理</b><b class='flag-5'>架構(gòu)</b>

    龍芯處理器支持WINDOWS嗎?

    Linux系統(tǒng):龍芯處理器主要適配國產(chǎn)Linux發(fā)行版(如統(tǒng)信UOS、麒麟OS),可滿足多數(shù)辦公和開發(fā)需求。 虛擬化/模擬: QEMU等工具可通過軟件模擬x86環(huán)境,但性能損耗極大
    發(fā)表于 06-05 14:24

    走進(jìn)北大 | 算能RISC-V通用處理器設(shè)計(jì)成功開課

    芯片設(shè)計(jì)》是涉及到多個(gè)異構(gòu)硬件子系統(tǒng)的體系架構(gòu)設(shè)計(jì)和集成的系統(tǒng)工程,該課程圍繞現(xiàn)代SoC芯片的體系架構(gòu)和微架構(gòu)實(shí)現(xiàn)技術(shù),特別是高
    的頭像 發(fā)表于 12-06 01:06 ?1046次閱讀
    走進(jìn)北大 | 算能RISC-V通用<b class='flag-5'>處理器</b>設(shè)計(jì)成功開課

    【「算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析」閱讀體驗(yàn)】--了解算力芯片CPU

    的微指令或內(nèi)部指令。其分為簡單譯碼和復(fù)雜譯碼。 超線程技術(shù)(Hyper-Threading,HT)是由Intel開發(fā)的一種可以提高CPU性能的技術(shù)這種技術(shù)的主要思想是
    發(fā)表于 10-20 12:03

    《算力芯片 高性能 CPU/GPU/NPU 微架構(gòu)分析》第1-4章閱讀心得——算力之巔:從基準(zhǔn)測試到CPU微架構(gòu)的深度探索

    。這一方法突顯了現(xiàn)代超算的核心優(yōu)勢——并行計(jì)算能力。舉一個(gè)具體實(shí)例來說,天河二號采用了異構(gòu)架構(gòu),集成了英特爾至強(qiáng)處理器和中國自主研發(fā)的申威眾核加速
    發(fā)表于 10-19 01:21

    迅為3A6000_7A2000核心主板龍芯全國產(chǎn)處理器LoongArch架構(gòu)

    龍芯 3A6000 處理器完全自主設(shè)計(jì)、性能優(yōu)異,代表了我國自主桌面 CPU 設(shè)計(jì)領(lǐng)域的最新里程碑成果。龍芯 3A6000 處理器的推出,說明國產(chǎn) CPU 在自主可控程度和產(chǎn)品性能上已
    發(fā)表于 10-12 11:25

    對稱多處理器系統(tǒng)中的進(jìn)程分配包括

    現(xiàn)代計(jì)算機(jī)系統(tǒng)中,對稱多處理器(SMP)架構(gòu)已經(jīng)成為主流。這種架構(gòu)允許多個(gè)處理器共享相同的內(nèi)存地址空間和系統(tǒng)資源,從而
    的頭像 發(fā)表于 10-10 16:34 ?653次閱讀

    對稱多處理器和非對稱多處理器的區(qū)別

    隨著計(jì)算需求的日益增長,單處理器系統(tǒng)已經(jīng)無法滿足高性能計(jì)算的需求。多處理器系統(tǒng)應(yīng)運(yùn)而生,它們通過將多個(gè)處理器集成到一個(gè)系統(tǒng)中來
    的頭像 發(fā)表于 10-10 15:58 ?2182次閱讀

    處理器執(zhí)行指令的基本過程

    處理器,作為現(xiàn)代計(jì)算機(jī)的核心部件,負(fù)責(zé)執(zhí)行存儲在內(nèi)存中的指令,完成各種計(jì)算和控制任務(wù)。指令的執(zhí)行過程不僅體現(xiàn)了微處理器的設(shè)計(jì)思想和架構(gòu)特點(diǎn),還直接影響到計(jì)算機(jī)的
    的頭像 發(fā)表于 10-05 15:07 ?1974次閱讀

    簡述微處理器的指令集架構(gòu)

    計(jì)算機(jī)硬件與軟件的橋梁。指令集架構(gòu)不僅決定了微處理器性能和功能,還影響著操作系統(tǒng)的開發(fā)、應(yīng)用程序的編寫以及整個(gè)計(jì)算機(jī)生態(tài)系統(tǒng)的構(gòu)建。以下是對微處理器指令集
    的頭像 發(fā)表于 10-05 14:59 ?1155次閱讀

    ARM處理器和CISC處理器的區(qū)別

    ARM處理器和CISC(復(fù)雜指令集計(jì)算機(jī))處理器在多個(gè)方面存在顯著的區(qū)別。這些區(qū)別主要體現(xiàn)在架構(gòu)原理、性能與功耗、設(shè)計(jì)目標(biāo)、應(yīng)用領(lǐng)域以及市場生態(tài)等方面。
    的頭像 發(fā)表于 09-10 11:10 ?967次閱讀

    ARM處理器概述和發(fā)展歷程

    ARM處理器是一種基于RISC(精簡指令集計(jì)算機(jī))架構(gòu)的高性能處理器,由英國公司ARM(Advanced RISC Machines)開發(fā)和授權(quán)。它以其低功耗、低成本和高
    的頭像 發(fā)表于 09-10 11:07 ?1982次閱讀

    淺談國產(chǎn)異構(gòu)雙核RISC-V+FPGA處理器AG32VF407的優(yōu)勢和應(yīng)用場景

    處理器和FPGA的配置。 高性能與低功耗 : RISC-V架構(gòu)以其低功耗和高效能著稱,而FPGA在并行處理和高
    發(fā)表于 08-31 08:32

    處理器的指令集架構(gòu)介紹

    和執(zhí)行。指令集架構(gòu)不僅影響微處理器性能,還決定了其兼容、可編程和應(yīng)用場景。以下是對微處理器
    的頭像 發(fā)表于 08-22 10:53 ?2431次閱讀

    FPGA在人工智能中的應(yīng)用有哪些?

    以承擔(dān)機(jī)器人路徑規(guī)劃、環(huán)境感知、運(yùn)動控制等任務(wù),結(jié)合外部傳感的反饋信息,實(shí)現(xiàn)高效、準(zhǔn)確的機(jī)器人控制系統(tǒng)。 四、優(yōu)勢總結(jié) 高并行性:FPGA的高并行性使其在處理大規(guī)模
    發(fā)表于 07-29 17:05