女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA平臺GTX簡易使用教程(三)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:29 ? 次閱讀

所有IP核沒有正確工作,原因一半是時鐘,一半是復(fù)位。

前言

復(fù)位與初始化部分其實還挺復(fù)雜,還好GTX已經(jīng)幫我們做好了,不想麻煩的直接跳到文末看結(jié)論~~~不過了解下也挺有意思的~~

同時GTX復(fù)位也挺隨意的,你想怎么復(fù)位都可以,支持整體復(fù)位,單個組件復(fù)位。我們也可以不復(fù)位,核不會因為我們沒有進(jìn)行軟復(fù)位就不對核進(jìn)行復(fù)位,在上電之后會自動進(jìn)行一系列的復(fù)位,不隨你的意志而轉(zhuǎn)移。下面我們就來仔細(xì)研究研究GTX的復(fù)位吧!

一、復(fù)位與初始化

FPGA上電配置之后,必須進(jìn)行初始化才能使用GTX/GTH。(后文全用GTX表示,同樣適用于GTH)GTX的發(fā)送器(TX)和接收器(RX)可以獨立的同步進(jìn)行初始化。

GTX的TX和RX初始化包含兩步:

1. 初始化相關(guān)的PLL來驅(qū)動TX/RX

2. 初始化TX和RX的數(shù)據(jù)路徑(PMA+PCS)

GTX的TX和RX能從QPLL或者CPLL接收一個時鐘。所以在TX/RX初始化之前必須對相關(guān)的PLL(QPLL/CPLL)進(jìn)行初始化。TX/RX使用的任何PLL都是單獨的進(jìn)行復(fù)位,PLL復(fù)位操作與TX/RX復(fù)位完全獨立。TX/RX的數(shù)據(jù)路徑復(fù)位必須在相關(guān)的PLL復(fù)位完成,locked之后進(jìn)行。(就跟我們使用PLL IP核一樣,等locked拉高之后,時鐘穩(wěn)定才能使用)

Xilinx FPGA平臺GTX簡易使用教程(三)

看圖說話:TX/RX是獨立的并行的進(jìn)行復(fù)位操作。

GTX的TX和RX使用一個狀態(tài)機(jī)來控制初始化過程,并被劃分為幾塊來分別復(fù)位。該劃分允許復(fù)位狀態(tài)機(jī)按順序控制復(fù)位過程:PMA可以首先被復(fù)位,PCS可以在TXUSERRDY或者 RXUSERRDY信號被斷言后進(jìn)行復(fù)位。在需要的時候,它也同樣允許PMS,PCS,他們內(nèi)部的功能模塊獨立的進(jìn)行復(fù)位。

GTX提供了兩種復(fù)位類型: initialization 和 component。

? Initialization Reset: 初始化復(fù)位。這種復(fù)位用作GTX完全復(fù)位。必須在設(shè)備上電及配置完成之后。在必要的時候,TX端口和RX端口的復(fù)位(GTTXRESET 和 GTRXRESET)同樣可被用來重新初始化GTX的TX和RX。

? Component Reset: 模塊復(fù)位。對TX / RX 單獨部分進(jìn)行復(fù)位。 TX模塊復(fù)位端口包括TXPMARESET 和TXPCSRESET 。RX 模塊復(fù)位端口包含RXPMARESET,RXDFELPMRESET,EYESCANRESET, RXPCSRESET, RXBUFRESET和 RXOOBRESET。(有木有很多很復(fù)雜。。)

注:

1. 所有的復(fù)位高電平有效。

2. 這些復(fù)位都是異步的。對這些異步復(fù)位的推薦設(shè)計是一個(各自時鐘域)時鐘周期的脈沖信號。

3. 復(fù)位端口不應(yīng)該被用做下電的目的。

兩種復(fù)位類型主要有以下不同:

TX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

RX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

二、復(fù)位模式

GTX的初始化復(fù)位 (initialization reset) 只能使用順序復(fù)位模式(Sequential mode )。

GTX的TX復(fù)位只能使用順序復(fù)位模式(Sequential mode )。

GTX的RX復(fù)位可以使用兩種復(fù)位模式:

Sequential mode :順序復(fù)位。隨復(fù)位狀態(tài)機(jī)(initialization 或 component)順序復(fù)位各個部分。

Single mode :單獨復(fù)位。僅復(fù)位單個部分(PMA、PCS、內(nèi)部功能塊)。

復(fù)位完成由信號(TX/RX)RESETDONE表示,由低到高。

復(fù)位模式對CPLL和QPLL沒有任何影響。GTX也可以被軟件進(jìn)行彈性復(fù)位設(shè)置,不管是哪種模式。

使用GTRESETSEL來選擇復(fù)位模式,RESETOVRD必須驅(qū)動為低電平。詳細(xì)見下表:

Xilinx FPGA平臺GTX簡易使用教程(三)

注:復(fù)位前,GTRESETSEL和RESETOVRD需要300-500ns的有效時間。

三、CPLL復(fù)位

在相關(guān)時鐘邊沿信號被檢測到之前,CPLL必須使用CPLLPD端口來下電。在CPLLPD被釋放后,CPLL在使用之前必須進(jìn)行復(fù)位。每個GTX通道都有3個專用端口用來CPLL復(fù)位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

CPLLRESET :CPLL的復(fù)位輸入。推薦設(shè)計是一個時鐘周期。

CPLLLOCK :拉高時,表示CPLL的復(fù)位完成。

內(nèi)部CPLL復(fù)位信號:低有效。但是由GTX內(nèi)部電路產(chǎn)生的真正的CPLL復(fù)位必須比CPLLRESET高脈沖時間要長。這個時間跟帶寬、時鐘頻率等有關(guān)。

四、QPLL復(fù)位

QPLL復(fù)位大致與CPLL相同。放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

五、GTX TX初始化與復(fù)位

開門見山的說:GTX的TX復(fù)位只能使用順序復(fù)位模式(Sequential mode )。

GTX的TX使用一個復(fù)位狀態(tài)機(jī)來控制復(fù)位過程。TX復(fù)位分為兩部分:TX PMA和TX PCS。

回憶下(1)GTX基本知識所介紹的:GTX的TX和RX均有PMA+PCS兩個子層組成。

在整個PMA和PCS中,都由這個復(fù)位狀態(tài)機(jī)按順序執(zhí)行復(fù)位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

使用TXPMARESET來對TX進(jìn)行復(fù)位,TXRESETDONE拉高表示復(fù)位完成。

直到TXUSERRDY被檢測為高時,TX復(fù)位狀態(tài)機(jī)才對PCS進(jìn)行復(fù)位。但是,驅(qū)動TXUSERRDY為高需滿足以下條件:

1. 所有應(yīng)用到的時鐘包括TXUSRCLK/TXUSRCLK2必須穩(wěn)定,或者locked(在PLL/MMCM被使用的時候)

2. 用戶接口已經(jīng)準(zhǔn)備好傳輸數(shù)據(jù)到GTX。

5.1 GTX TX復(fù)位和初始化的端口信號

Xilinx FPGA平臺GTX簡易使用教程(三)

5.2 GTX TX復(fù)位對配置完成的響應(yīng)

TX復(fù)位必須滿足下列條件:

1. 使用順序復(fù)位模式,GTRESETSEL必須為低。.

2. GTTXRESET必須使用。

3. 在復(fù)位完成前(TXRESETDONE拉高),TXPMARESET和TXPCSRESET 必須驅(qū)動為低不變。

4. 在PLL locked之前,GTTXRESET不能被驅(qū)動為低。

如果加載配置時,復(fù)位模式默認(rèn)為順序復(fù)位模式,在配置加載后等待最少500ns,C/QPLLRESET 和GTTXRESET 就可以被斷言了。

如果復(fù)位模式為single mode,用戶必須:

1. 在配置加載完成后,等待最少500ns。

2. 將復(fù)位模式改為順序復(fù)位模式 Sequential mode。

3. 再等待300-500ns。

4. 斷言 C/QPLLRESET和 GTTXRESET。

推薦的設(shè)計是使用來自相關(guān)的CPLL或者QPLL的PLLLOCK 來釋放GTTXRESET由高到低。

TX復(fù)位狀態(tài)機(jī)等GTTXRESET拉高,開始TX復(fù)位,直到GTTXRESET被釋放低為止。

如下圖所示:

Xilinx FPGA平臺GTX簡易使用教程(三)

5.3 GTX TX復(fù)位對GTTXRESET脈沖的響應(yīng)

GTX允許用戶在任意時刻對TX進(jìn)行復(fù)位,只需要給GTTXRESET一個有效的高脈沖信號。 TXPMARESET_TIME和 TXPCSRESET_TIME 可以被設(shè)置為靜態(tài)的也可以通過DRP端口來動態(tài)設(shè)置以適配在申請 GTTXRESET之前要求的復(fù)位時間。

當(dāng)使用GTTXRESET時必須滿足以下條件:

1. 使用sequential mode必須將GTRESETSEL置低。

2. 在復(fù)位完成之前,TXPMARESET 和 TXPCSRESET 必須一直為低。

3. 相關(guān) PLL必須 locked。

4. GTTXRESET的推薦設(shè)計是一個時鐘周期脈沖。

Xilinx FPGA平臺GTX簡易使用教程(三)

5.4 GTX TX 模塊復(fù)位

TX PMA和 TX PCS 可以單獨進(jìn)行復(fù)位。在 TXPMARESET 或者 TXPCSRESE復(fù)位過程完成之前,TGTTXRESET必須保持為低。驅(qū)動TXPMARESET從高到低來啟動PMA復(fù)位程序, 在TXPMARESET復(fù)位過程中,TXPCSRESET必須保持為低。

在順序復(fù)位模式,復(fù)位狀態(tài)機(jī)在PMA復(fù)位完成后,(如果TXUSERRDY為高)自動開始PCS復(fù)位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

當(dāng)TXUSERRDY為高時,驅(qū)動TXPCSRESET由高到低來啟動PCS復(fù)位程序。在PCS復(fù)位過程中,TXPMARESET 必須保持為低。

在順序復(fù)位模式,復(fù)位狀態(tài)機(jī)僅復(fù)位PCS,如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

六、RX復(fù)位與初始化

已經(jīng)快11點了,累了,溜了溜了,,,放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

結(jié)論

由GTX核分別輸出了發(fā)送端TX和接收端RX的初始化完成信號:

TX: gt0_tx_fsm_reset_done_out(output)

RX: gt0_rx_fsm_reset_done_out(output)

直接使用這兩個信號就好,TX復(fù)位完成就可以開始發(fā)送數(shù)據(jù),RX復(fù)位就可以接收數(shù)據(jù)。

也可以加個信號 GT_RESET_DONE;

assign GT_RESET_DONE = gt0_tx_fsm_reset_done_out && gt0_rx_fsm_reset_done_out;

先用起來,后面再深入研究,不過了解了復(fù)位過程發(fā)現(xiàn)還是有點意思~

OK,前面說了一大堆結(jié)論卻還是很簡單的~

拿去搬磚吧~

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21950

    瀏覽量

    613746
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7238

    瀏覽量

    90950
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2181

    瀏覽量

    124276
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    gtx是光纖嗎

    ”,主要面向高端游戲玩家和追求高性能的用戶。GTX顯卡支持最新的圖形處理技術(shù),如DirectX 12、HDR等,能夠為玩家?guī)砹鲿车挠螒蝮w驗和高品質(zhì)的圖像效果。 GTX在高速收發(fā)器領(lǐng)域的定義: 在FPGA(現(xiàn)場可編程門陣列)等高
    的頭像 發(fā)表于 05-08 10:37 ?175次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在XilinxFPGA上使用萬兆以太網(wǎng)通信,大致有種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現(xiàn)構(gòu)建MAC和IP層,這種方式難度會比較大
    的頭像 發(fā)表于 04-18 15:16 ?607次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA IP

    xilinx FPGA IOB約束使用以及注意事項

    xilinx FPGA IOB約束使用以及注意事項 一、什么是IOB約束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是FPGA
    的頭像 發(fā)表于 01-16 11:02 ?728次閱讀
    <b class='flag-5'>xilinx</b> <b class='flag-5'>FPGA</b> IOB約束使用以及注意事項

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】Key-test

    硬件: 一Xilinx XC7A100T FPGA開發(fā)板 二12V電源適配器 下載器 四 win10筆記本 軟件: 一Vivado (指導(dǎo)手冊有詳細(xì)的安裝下載流程) 二官方按鍵示例工程 按鍵示例
    發(fā)表于 01-09 16:08

    Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南

    Verilog測試平臺設(shè)計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗證Verilog設(shè)計的正確性和性能。以下是一個詳細(xì)的Verilog測試平臺設(shè)計方法及Verilog FPGA
    的頭像 發(fā)表于 12-17 09:50 ?977次閱讀

    基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南

    電子發(fā)燒友網(wǎng)站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南.pdf》資料免費下載
    發(fā)表于 12-10 15:31 ?33次下載

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】測試一

    感謝米爾電子和電子發(fā)燒友提供的米爾-Xilinx XC7A100T FPGA開發(fā)板。 MYD-J7A100T用的 FPGAXILINX 公司 ARTIX-7 系列的 XC 7A1
    發(fā)表于 12-08 08:48

    dac3174與xilinx zynq7000系列連接,fpga的案例參考代碼有沒有?

    dac3174與xilinx zynq7000系列連接,fpga的案例參考代碼有沒有? tsw1400_lvds_dac_sample_wise_restored的代碼寫的實在太難度了,一句注釋都沒有
    發(fā)表于 11-25 06:04

    將ADC32RF42 EVM與xilinx ZC706開發(fā)板直接相連,JESD204B時鐘無法建鏈成功,為什么?

    : Core_clk=100M---- 串接0歐電阻(LVDS):GTX_clk=100M---串接0.1uF電容(LVDS): SYSREF_FPGA=1.5625M-------- 串接0歐電阻(LVDS): SYSREF_ADC=1.5625M--------
    發(fā)表于 11-20 06:23

    采用Xilinx FPGA的AFE79xx SPI啟動指南

    電子發(fā)燒友網(wǎng)站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費下載
    發(fā)表于 11-15 15:28 ?0次下載
    采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx SPI啟動指南

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+04.SFP之Aurora測試(zmj)

    【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+04.SFP之Aurora測試(zmj) 在前一篇文章“【米爾-Xilinx XC7A100T FPGA開發(fā)板試用】+03
    發(fā)表于 11-14 21:29

    Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及一些特性。
    的頭像 發(fā)表于 11-05 15:45 ?2612次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的應(yīng)用接口及特性

    如何申請xilinx IP核的license

    在使用FPGA的時候,有些IP核是需要申請后才能使用的,本文介紹如何申請xilinx IP核的license。
    的頭像 發(fā)表于 10-25 16:48 ?1117次閱讀
    如何申請<b class='flag-5'>xilinx</b> IP核的license

    FPGA | Xilinx ISE14.7 LVDS應(yīng)用

    今天給大俠帶來 Xilinx ISE14.7 LVDS應(yīng)用,話不多說,上貨。 最近項目需要用到差分信號傳輸,于是看了一下FPGA上差分信號的使用。Xilinx FPGA中,主要通過
    發(fā)表于 06-13 16:28

    FPGA核心板 Xilinx Artix-7系列XC7A100T開發(fā)平臺,米爾FPGA工業(yè)開發(fā)板

    MYC-J7A100T核心板及開發(fā)板Xilinx Artix-7系列XC7A100T開發(fā)平臺,FPGA工業(yè)芯XC7A100T-2FGG484I具有高度的可編程性和靈活性;高速傳輸和處理,具有285個
    發(fā)表于 05-31 15:12 ?16次下載