Verilog HDL

優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。

缺點：很多錯誤在編譯的時候不能被發(fā)現(xiàn)。

VHDL

優(yōu)點：語法嚴謹，層次結(jié)構(gòu)清晰。

缺點：熟悉時間長，不夠靈活。

FPGA優(yōu)點：

設(shè)計周期短，靈活。

適合用于小批量系統(tǒng)，提高系統(tǒng)的可靠性和集成度。

FPGA前景：

1 擁有DSP

2 集成大量硬核、軟核。可以應(yīng)用于多種場合。

3 片上系統(tǒng)

設(shè)計難點：

1 不同時鐘域轉(zhuǎn)換

2 高速電路設(shè)計，信號完整性

3 降低功耗

隨著現(xiàn)代芯片工藝的改進，F(xiàn)PGA的等效系統(tǒng)門達到到幾百萬門，而且工作頻率也隨之提高。FPGA也就大量的在電子產(chǎn)品中出現(xiàn)。在通信行業(yè)，傳輸網(wǎng)，醫(yī)療儀器，各種電子儀器，安防監(jiān)控，電力系統(tǒng)，汽車電子，消費類電子中都大面積的使用。

隨產(chǎn)品研發(fā)周期的逐步縮短，定制型產(chǎn)品的開發(fā)使FPGA在后面的應(yīng)用面越來越廣。例如在2G通信，3G通信，以后的4G通信，wimax等等通信類的設(shè)備中它與DSP，MPU一起大量出現(xiàn)在其中。尤其是通信的數(shù)字化，軟件無線電等概念涌現(xiàn)到電子行業(yè)的各個領(lǐng)域，芯片設(shè)計的工藝的改進，45nm工藝的出現(xiàn)，使得FPGA成為必不可少的流行的實惠的器件。

FPGA 最大的特點就是靈活，實現(xiàn)你想實現(xiàn)的任何數(shù)字電路，可以定制各種電路。減少受制于專用芯片的束縛。真正為自己的產(chǎn)品量身定做。在設(shè)計的過程中可以靈活的更改設(shè)計。而且它強大的邏輯資源和寄存器資源可以讓你輕松的去發(fā)揮設(shè)計理念，其并行執(zhí)行，硬件實現(xiàn)的方式可以應(yīng)對設(shè)計中大量的高速電子線路設(shè)計需求。

FPGA比DSP擁有更快的速度，可以實現(xiàn)非常復(fù)雜的高速邏輯，F(xiàn)PGA比ASIC（專用芯片）有更短的設(shè)計周期和靈活性，免去昂貴的開版費用，而且可以隨時裁減，增加你想要的功能達到規(guī)避設(shè)計風(fēng)險，回避芯片廠商的限制。另外知識產(chǎn)權(quán)的概念不斷涌現(xiàn)，仿制別人抄襲，F(xiàn)PGA完全讓設(shè)計的智慧得以保護。

讓公司的利益在較長時間內(nèi)得到保證。隨FPGA芯片供應(yīng)商的重視和第三方公司的重視，現(xiàn)在有非常現(xiàn)成的IP核被提供，進一步縮短設(shè)計周期縮短，減小開發(fā)成本。現(xiàn)在很多免費的軟IP核和硬 IP核的出現(xiàn)更是壓縮了成本。

在目前的電子行業(yè)中真正懂得FPGA設(shè)計的工程師是非常緊缺的，很多公司要找到合適的FPGA工程師還是要費一番周折。那么FPGA設(shè)計的難點在什么地方呢？FPGA設(shè)計的第一條就是要設(shè)計者做到：你雖然寫的是軟件，但是你是地地道道的硬件工程師！很多工程師都在用軟件的思想在做，忽略了硬件本身。

所以第一難點就是缺乏硬件思想的軟件設(shè)計者。

第二難點就是對時序電路概念不清晰，很多時候都知道程序運行中的實際時序問題。

第三個難點就是對多時鐘域的處理。

第四個難點就是不清楚自己所應(yīng)用的FPGA芯片的內(nèi)部結(jié)構(gòu)。

第五個難點對開發(fā)軟件沒有真正吃透，只是簡單的應(yīng)用，常常忽略了其中很中的一些屬性設(shè)置和各個設(shè)計階段的報告。

第六個難點缺乏對FPGA周邊硬件和所在系統(tǒng)的認識，使設(shè)計很被動。

第七個難點程序設(shè)計沒有問題，仿真也沒有問題，綜合也沒有問題，但是最后不一定布線通過，布線通過時序不合格，即使合格在不同環(huán)境下出現(xiàn)不穩(wěn)定狀態(tài)。

在當(dāng)前的FPGA器件提供商中XILINX和ALTEAR這兩家公司是份額最大的供應(yīng)商，估計占90%以上。這兩家都有強大的技術(shù)支持，芯片的穩(wěn)定性和產(chǎn)品系列都特別的多。涵蓋了高中低幾個設(shè)計層次。

如果要追求高可靠比如軍工，航天，強電磁干擾等條件下的設(shè)計可以考慮ACTEL公司的 FPGA，不過價格很貴。如果想一味的追求成本可以考慮LATTIC公司的FPGA，就是穩(wěn)定性和相同條件下的布線成功率較差。

在開發(fā)語言方面 VHDL和VORILOG是現(xiàn)在最流行的，其他還有ABEL，SYSTEM C這樣的語言，不過用的較少。VHDL就是語法嚴格，顯呆板，但是一旦語法檢查通過，程序上出錯的機會就比較小。VORILOG很靈活，類似C，比較容易上手，語法檢查通過，程序也不一定正確。其實語言不重要，重要的是設(shè)計思想。只有這個兩個語言中任意掌握一種就可以進行設(shè)計了。、

編輯：jq