女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何使用MicroBlaze調(diào)用AXI IP核詳細(xì)解析

FPGA之家 ? 來(lái)源:FPGA2嵌入式 ? 作者:淺擱 ? 2021-04-27 11:17 ? 次閱讀

在一個(gè)項(xiàng)目中,當(dāng)你使用microblaze作為控制器來(lái)進(jìn)行系統(tǒng)調(diào)度的時(shí)候,一般是建議將所有模塊封裝成AXI形式的IP核,這樣好管理,也容易調(diào)試。不過(guò)在初期的時(shí)候是不建議這樣做的,因?yàn)槟愕哪K并沒(méi)有完全被驗(yàn)證是沒(méi)問(wèn)題的,所以還是使用.v文件,等后面這一功能驗(yàn)證通過(guò),再把它封裝成IP核形式。

1. AXI IP核簡(jiǎn)介

用過(guò)Microblaze或者看例程的人肯定都知道,Xilinx提供了很多AXI形式的IP核,像常用的UART、IIC、SPI等IP核。我們只要把他們?cè)诋嫴祭镎{(diào)出來(lái),然后使用自動(dòng)連接形式,便能把對(duì)應(yīng)接口連接起來(lái),接著在軟件上調(diào)用其相應(yīng)的函數(shù)便可以工作了。

7c9b8938-a67e-11eb-aece-12bb97331649.jpg

但是當(dāng)我們自己封裝了一個(gè)AXI形式的IP核后,又該怎么去使用呢?這不是官方IP,沒(méi)有相應(yīng)的函數(shù)呀?不知道大家是否有印象,上一篇文章介紹IP封裝的時(shí)候說(shuō)過(guò),封裝成AXI形式的IP核,會(huì)生成一些東西,如下圖所示,這個(gè)可千萬(wàn)別去刪,大有用處的。

7ca6f39a-a67e-11eb-aece-12bb97331649.png

里面的drivers這個(gè)文件夾其實(shí)放的就是AXI的驅(qū)動(dòng)函數(shù)。例如我們生成一個(gè)AXI的IP核(紅框處)

7cb481c2-a67e-11eb-aece-12bb97331649.jpg

編譯通過(guò)后生成軟核工程,可以看到,我們自己加入的IP核是有被關(guān)聯(lián)進(jìn)來(lái)的。在“Axi_Device_DNA_v1_0”這個(gè)文件夾下包含有.c和.h文件,這個(gè)就是我們添加的IP核對(duì)應(yīng)的驅(qū)動(dòng),它和iic、定時(shí)器、uart等IP核在同一個(gè)庫(kù)里。這些都是IP核必須使用到的函數(shù)文件。

7d47608c-a67e-11eb-aece-12bb97331649.png

2. AXI IP核使用

看見(jiàn)自制的IP核都能給你生成驅(qū)動(dòng)函數(shù)是不是覺(jué)得很高級(jí),很爽呢!如果這樣想那你就確實(shí)too young too simple了。打開它的.c和.h文件給你看看吧。

7d50073c-a67e-11eb-aece-12bb97331649.jpg

寄存器定義

7d7e5e20-a67e-11eb-aece-12bb97331649.png

獲取DNA數(shù)據(jù)高位、低位數(shù)據(jù)的函數(shù)

80828c18-a67e-11eb-aece-12bb97331649.jpg

讀寫函數(shù)

是的,就只有這些,沒(méi)有了!所以別以為能像IIC之類的IP核一樣,會(huì)給你很全的函數(shù),讓你一次寫一大串或讀一大串?dāng)?shù)據(jù)的,如果真能根據(jù)不同IP功能給你定制不同函數(shù),那就智能到逆天了···

不過(guò)人家都給你讀寫寄存器的函數(shù)和寄存器的定義,也就已經(jīng)夠了,都說(shuō)下層基礎(chǔ)決定上層建筑,有了這兩個(gè)基本函數(shù),你想自己做什么功能還不行?MCU控制的本質(zhì)不也就是讀寫對(duì)應(yīng)的寄存器,偷懶也得有個(gè)度的哈哈~就像這樣,自己封裝個(gè)函數(shù)就行了。

808f3ef4-a67e-11eb-aece-12bb97331649.png

當(dāng)然,你也可以不用Xilinx給你生成的讀寫函數(shù),自己寫也是可以的,不過(guò)不建議這么做,畢竟人家都給了,一方面可以給你節(jié)省編碼時(shí)間,另一方面也保證了函數(shù)的穩(wěn)定性,避免開發(fā)出錯(cuò)。

3. 總結(jié)

在封裝成AXI IP 核時(shí)會(huì)有一個(gè)頂層的AXI時(shí)序代碼,這個(gè)用戶一定要熟悉,并且對(duì)應(yīng)的寄存器要設(shè)置好,這樣使用起來(lái)才不會(huì)有錯(cuò)誤。不然容易出現(xiàn)寄存器讀寫不成功或者操作錯(cuò)寄存器導(dǎo)致數(shù)據(jù)不對(duì)。總之還是一句話,實(shí)踐出真知,想了解深入得去用了才知道才會(huì)使用。
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2181

    瀏覽量

    124305
  • MicroBlaze
    +關(guān)注

    關(guān)注

    3

    文章

    68

    瀏覽量

    21854
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    338

    瀏覽量

    50432

原文標(biāo)題:使用MicroBlaze調(diào)用AXI IP核

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換

    轉(zhuǎn)換為控制器內(nèi)部信號(hào)(addr、en、data_out)。命令執(zhí)行結(jié)束后,完成信息通過(guò)AXI PCIe IP模塊的AXI4接口傳輸至完成信息解析模塊。這個(gè)過(guò)程需要通過(guò)
    發(fā)表于 05-10 14:33

    ip6806芯片的詳細(xì)參數(shù)解析

    本文深入解析了英集芯IP6806無(wú)線充電發(fā)射端控制芯片的技術(shù)細(xì)節(jié),包括其基礎(chǔ)架構(gòu)、核心參數(shù)、功能特性、應(yīng)用場(chǎng)景以及智能控制和安全防護(hù)功能。其輸入電壓范圍寬,輸出功率高,效率高,過(guò)壓、過(guò)流、過(guò)溫保護(hù)機(jī)制完善,兼容性強(qiáng)。
    的頭像 發(fā)表于 05-10 09:03 ?169次閱讀
    <b class='flag-5'>ip</b>6806芯片的<b class='flag-5'>詳細(xì)</b>參數(shù)<b class='flag-5'>解析</b>

    一文詳解AXI DMA技術(shù)

    AXI直接數(shù)值存取(Drect Memory Access,DMA)IPAXI4內(nèi)存映射和AXI4流
    的頭像 發(fā)表于 04-03 09:32 ?729次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術(shù)

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP用于將視頻源(帶有同步信號(hào)的時(shí)鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號(hào)或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形
    的頭像 發(fā)表于 04-03 09:28 ?918次閱讀
    一文詳解Video In to <b class='flag-5'>AXI</b>4-Stream <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    AXI接口FIFO簡(jiǎn)介

    AXI接口FIFO是從Native接口FIFO派生而來(lái)的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發(fā)表于 03-17 10:31 ?823次閱讀
    <b class='flag-5'>AXI</b>接口FIFO簡(jiǎn)介

    AXI 接口設(shè)計(jì)避坑指南:AXI接口筆記

    ? AXI接口筆記 第一章?問(wèn)題記錄 第1節(jié)?接收數(shù)據(jù)全0或全1 1.1?問(wèn)題現(xiàn)象 上圖中,pixel_data_o是EC IP輸出的圖像數(shù)據(jù),正確的話會(huì)如上圖所示,圖像數(shù)據(jù)每個(gè)時(shí)鐘會(huì)變化并且值
    的頭像 發(fā)表于 03-10 17:21 ?389次閱讀
    <b class='flag-5'>AXI</b> 接口設(shè)計(jì)避坑指南:<b class='flag-5'>AXI</b>接口筆記

    ZYNQ基礎(chǔ)---AXI DMA使用

    Xilinx官方也提供有一些DMA的IP,通過(guò)調(diào)用API函數(shù)能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP
    的頭像 發(fā)表于 01-06 11:13 ?1906次閱讀
    ZYNQ基礎(chǔ)---<b class='flag-5'>AXI</b> DMA使用

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?3348次閱讀
    Vivado中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產(chǎn)品線,覆蓋 TCP/UDP/NVMe AXI IP

    10GBe/40GBe UDP 協(xié)議棧 IP 、10GbE TCP/IP 協(xié)議棧 IP 和 NVMe
    的頭像 發(fā)表于 10-30 17:39 ?731次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產(chǎn)品線,覆蓋 TCP/UDP/NVMe <b class='flag-5'>AXI</b> <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    芯驛電子ALINX推出全新IP產(chǎn)品線

    /40GBe UDP 協(xié)議棧 IP 、10GbE TCP/IP 協(xié)議棧 IP 和 NVMe AXI
    的頭像 發(fā)表于 10-30 11:53 ?584次閱讀
    芯驛電子ALINX推出全新<b class='flag-5'>IP</b><b class='flag-5'>核</b>產(chǎn)品線

    Xilinx DDS IP的使用和參數(shù)配置

    用RAM實(shí)現(xiàn)一個(gè)DDS,從原理上來(lái)說(shuō)很簡(jiǎn)單,在實(shí)際使用的時(shí)候,可能沒(méi)有直接使用官方提供的IP來(lái)的方便。這個(gè)博客就記錄一下,最近使用到的這個(gè)DDS IP
    的頭像 發(fā)表于 10-25 16:54 ?3099次閱讀
    Xilinx DDS <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用和參數(shù)配置

    如何申請(qǐng)xilinx IP的license

    在使用FPGA的時(shí)候,有些IP是需要申請(qǐng)后才能使用的,本文介紹如何申請(qǐng)xilinx IP的license。
    的頭像 發(fā)表于 10-25 16:48 ?1127次閱讀
    如何申請(qǐng)xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    MicroBlaze V軟處理器的功能特性

    本指南提供了有關(guān) AMD Vivado Design Suite 中包含的 32 位和 64 位 MicroBlaze V 軟處理器的信息。該文檔旨在用作為處理器硬件架構(gòu)的指南,隨附《RISC-V 指令集手冊(cè)》第一卷和第二卷。
    的頭像 發(fā)表于 10-16 09:17 ?943次閱讀
    <b class='flag-5'>MicroBlaze</b> V軟<b class='flag-5'>核</b>處理器的功能特性

    基于TI Sitara系列AM5728工業(yè)開發(fā)板——FPGA視頻開發(fā)案例分享

    MicroBlaze可通過(guò)對(duì)應(yīng)地址對(duì)IP進(jìn)行控制。 編輯 圖 23 本案例分別支持CameraLink Full模式(工程為cameralink_display_full_xx
    發(fā)表于 07-12 17:24

    esp32在靜態(tài)IP下,域名無(wú)法解析怎么解決?

    _info 1esp32使用dhcp,正常獲取IP連接網(wǎng)絡(luò),可以解析域名. 2esp32使用靜態(tài)IP,正常獲取IP連接網(wǎng)絡(luò),無(wú)法解析域名。
    發(fā)表于 06-25 07:56