設計要求

利用matlab設計一個線性相位FIR帶通濾波器，并在FPGA上實現(xiàn)。

1、濾波器指標：過渡帶帶寬分別為100~300HZ，500~700HZ，阻帶允許誤差為0.02，通帶允許誤差為0.01，采樣頻率為2000HZ，量化位數(shù)為12bit

2、設計方法，要求利用kaiserord函數(shù)獲取濾波器參數(shù)，并設計成等波紋最優(yōu)濾波器

3、要求對疊加信號進行濾波，疊加信號是由頻率分別為100 ，400，800HZ的正弦波疊加而成，要求將信號通過FPGA濾波后的用modelsim仿真，并在matlab中驗證濾波器的正確性

很多朋友一看，這是嘛呀？即使當時數(shù)字信號處理學的還算可以，但是真正到工程中就傻了眼了，好吧，半個月前我也是這種狀態(tài)，下面我就記錄一下這段時間學這部分知識的過程吧

1、嘛叫濾波器？

我們所說的當然就是數(shù)字濾波器了，官方解釋就是輸入輸出都是數(shù)字信號，通過數(shù)值運算處理改變輸入信號所含頻率成分相對比例，或者濾除某些頻率成分的數(shù)字器件或者程序。對于經(jīng)典濾波器而言，就是利用了當信號有用成分的頻帶與想要濾除的信號的頻帶是不疊加的，占據(jù)不同頻率帶的這一特點，利用經(jīng)典濾波器，包括低通，高通，帶通，帶阻濾波器，設計制定的通帶，濾除不需要的信號成分，得到我們想要頻帶信號的過程。但是對于信號的頻帶相互疊加的情況，經(jīng)典濾波器就無能為力了，就需要用到現(xiàn)代濾波器，當然也就更高大上了，我水平有限，也不知道他是嘛了~

而我們常用的濾波器就是選頻濾波器了，就像上面那個我給大家出的題目就是一個選頻濾波器。學過數(shù)字信號處理的同學應該知道，我們要觀察信號的頻域，需要將其進行傅里葉變換，得到信號的頻率響應，這個響應我們用H（e^jw）表示，頻率響應又可以分為幅頻響應與相頻響應，幅頻響應表示的是信號經(jīng)過濾波器濾波后頻率成分幅度的衰減情況，相頻響應表示的是信號經(jīng)濾波器濾波后的延時情況，因此我們往往通過這兩個特性來觀察我們的濾波器是否符合我們的設計要求。

下面先看一個帶通濾波器的設計指標圖

經(jīng)典濾波器的指標主要就分為4個，即通帶截止頻率，阻帶截止頻率，通帶最大衰減，阻帶最小衰減。關(guān)于這4個參數(shù)的意思想必大家都已經(jīng)很熟了，要不然信號處理這門課**的是白學了，這里就不再多說，我們直接看之前的題目，題目要求我們的過渡帶頻率分別為100~300HZ，500~700HZ，對應帶通濾波器的參數(shù)我們可以很清楚的知道我們要設計的濾波器的截止頻率，即

通帶截止頻率為300HZ，500HZ，阻帶截止頻率為100HZ，700HZ。即我們的通帶是300~500HZ，而我要求的的信號，是由100，400，800HZ頻率的三個信號疊加而成，因此，若這個信號通過濾波器之后，應該是阻帶內(nèi)的信號濾除，只保留通帶內(nèi)的信號才對，所以最后我們要驗證的就是，通過濾波器濾波后的信號的波形，要跟信號頻率為400HZ的信號波形一致，才證明我們的濾波器設計正確。好了，好像我們根據(jù)這個圖只知道這點東西，想真正設計出來還是差的遠呢，下面的知識將涉及到濾波器原理部分。

2、淺談FIR濾波器原理

FIR濾波器呢，就是我們所學的有限脈沖響應濾波器。他的特點就是他的單位脈沖響應是有限長的。其實我們設計FIR濾波器就是設計他的單位脈沖響應，因為一個信號經(jīng)過濾波器輸出，得到的輸出信號就是輸入信號與濾波器單位脈沖響應的線性卷積，輸入信號通過與單位脈沖響應信號之間的乘積累加運算得到輸出信號，因此我們設計各式各樣的單位脈沖響應信號，就可以根據(jù)我們的要求濾除和保留信號，從而達到濾波的目的。

所謂系統(tǒng)函數(shù)，即對單位脈沖響應進行Z變換，從Z變換的表達式我們知道，F(xiàn)IR濾波器就是單位脈沖響應與輸入信號的乘積累加，每一個乘法器系數(shù)就是一個FIR系數(shù)。

3、關(guān)于線性相位

線性相位是FIR濾波器的一大特點，這里的線性相位，指的是我們的濾波器具有線性相位，而前面說了，我們的FIR濾波器，其實就是指單位脈沖響應，因此我們要設計成具有線性相位的FIR濾波器，其實就是讓我們的單位脈沖響應滿足線性特點？那怎么滿足呢？因為一個序列，我們對其求頻率響應之后得到的是他的幅頻響應與相頻響應，因此，我們需要從相頻響應入手

即讓斜率保證是一個常數(shù)的情況下進行討論，這個討論的過程相信大家書本上都有，因此這里就不必多講，希望大家自己好好看一下，還是那句話，只有強大的理論支持，你才有信息做一名合格的工程師。我這里就做一個總結(jié)吧，主要分為四種情況，即FIR濾波器的線性特性由單位脈沖響應的長度N與單位脈沖響應的對稱情況決定：

第一類線性相位（即h（n）關(guān)于n = （N-1）/2 偶對稱） ：

濾波器長度N為奇數(shù)時，h（n）的幅頻響應關(guān)于w= 0，π，2π三點偶對稱，適合設計成各種濾波器，即低通，高通，帶通，帶阻

濾波器長度N為偶數(shù)時，h（n）的幅頻響應關(guān)于w = 0，2π偶對稱，關(guān)于w = π奇對稱，不適合設計成高通和帶阻濾波器

第二類線性相位 （即h（n） 關(guān)于n = （N-1）/2 奇對稱）：

濾波器長度N為奇數(shù)時，h（n）的幅頻響應關(guān)于w= 0，π，2π三點奇對稱，只能實現(xiàn)帶通濾波器

濾波器長度N為偶數(shù)時，h（n）的幅頻響應關(guān)于w = 0，2π奇對稱，關(guān)于w = π偶對稱，不適合設計成低通和帶阻濾波器

所以，要想保證FIR濾波器是線性相位，就必須得讓單位脈沖響應是對稱的，不管是偶對稱還是奇對稱，在保證了對稱的前提下去確定濾波器長度的奇偶性，從而確定合適的幅頻響應的形狀，從而設計合適的濾波器，但是由于第一類線性相位沒有初始相位，而且當濾波器長度為奇數(shù)的情況下，我們可以設計成各種濾波器，所以第一類線性相位比較常用。

4、利用窗函數(shù)法設計FIR濾波器

窗函數(shù)設計方法是最常見，最常用，最簡單的濾波器設計方法，他的基本思路是逼近的思想，為什么呢？我們先來看他的設計方法。

窗函數(shù)的設計方法，首先我們需要給出一個理想的濾波器的頻率響應，例如我們的上面的題目給出的，我要設計一個帶通濾波器，首先我需要給出一個理想的帶通濾波器的頻率響應。

因為是理想濾波器，所以就沒有什么過渡帶所言了，所以wc1就是300HZ，wc2就是500HZ，我們將理想帶通濾波器的頻率響應進行逆傅里葉變換，從而得到我們理想帶通濾波器的單位脈沖響應，如果我們用這個單位脈沖響應設計出的帶通濾波器，當然就是最標準，無誤差的濾波器了，但是現(xiàn)實與理想總是還有些差距的，將理想帶通濾波器的頻率響應進行逆傅里葉變換之后，我們知道，這是個無限長的序列，而我們FIR濾波器是有限長序列，因此我們可以利用一個窗函數(shù)和這個理想的單位脈沖響應進行相乘

這樣就相當于將原來無限長序列變?yōu)榱擞邢揲L，長度就是窗函數(shù)的長度，在窗內(nèi)的序列得以保留，窗外的序列就被剔除，得到一個有限長單位脈沖響應序列，也是對原來理想單位脈沖響應的一個近似，正是由于這個近似，導致我們設計的濾波器與理想濾波器之間的誤差，這是由于窗函數(shù)的截斷引起的，稱為截斷效應。

圖中，hd（n）是理想濾波器的單位脈沖響應，w（n）是窗函數(shù)序列，二者相乘得到我們要設計的實際濾波器的單位脈沖響應，將其進行傅里葉變換，觀察他的頻率響應，我們知道，時域相乘，就是頻域相卷，理想濾波器的頻率響應我們之前提過，窗函數(shù)的頻域函數(shù)根據(jù)不同的窗函數(shù)，頻域表達式都不同，以矩形窗為例，兩者相卷得

根據(jù)這個圖我們知道，兩個函數(shù)相卷，就是兩個函數(shù)的乘積累加，也就是兩個函數(shù)圖像的左右移動的公共面積之和。

圖b是窗函數(shù)的幅度特性函數(shù)，中間那部分叫做主瓣，旁邊的小圓弧叫做旁瓣

圖c表明，將窗函數(shù)的圖像左右移動到圖c的位置時，正好窗函數(shù)的一半圖像在理想濾波器函數(shù)內(nèi)，一半在外，此時對應圖f中的過渡帶的中點，即幅度衰減0.5那個點

圖d和圖e表明，當函數(shù)移動到這兩個位置時，公共面試是最大，最小的，此時在頻域上的反應結(jié)果就是圖f的兩個肩峰，一個正肩峰，一個負肩峰，肩峰高度為H（0）的8.95%。

從圖f中，我們可以隱隱約約看到了濾波器的影子了，雖然沒有理想濾波器那么標準，但也是近似逼近了，由于我們是將理想的濾波器的單位脈沖響應進行截斷處理，因此函數(shù)在左右移動的時候會產(chǎn)生波紋，這種現(xiàn)象就叫做吉布斯效應。

5、關(guān)于吉布斯效應

為了更好的逼近理想濾波器，我們需要讓他的過渡帶更窄，阻帶下降更快，波紋越小，阻帶衰減越大。我們從課本上知道，主瓣寬度是由窗函數(shù)的長度決定的，以矩形窗為例，他的主瓣寬度為4π/N，主瓣寬度就是濾波器的過渡帶帶寬，為了減小過渡帶帶寬，是不是可以通過增大N值來解決吉布斯效應呢？增大N值僅僅可以減小過渡帶，但是不能很好的減小波紋幅度，要想更好地逼近理想濾波器，還要從窗函數(shù)的形狀上下手

6、常用窗函數(shù)

我們可以看到，不同的窗函數(shù)的幅頻特性還是區(qū)別很大的，一般情況下，旁瓣幅度越小，濾波器的波紋越小，旁瓣幅度下降越大，濾波器阻帶衰減越快，主瓣寬度越小，那么濾波器的過渡帶就越窄，然而魚和熊掌不能兼得，從上圖我們看到，要得到幅度小的旁瓣，是要犧牲主瓣寬度為代價的，而主瓣寬度小的，往往旁瓣幅度大，例如矩形窗。

這些東西大部分都是我們課本上的了，就不必多說，我們接下來看工程應用部分。

7、FIR濾波器的matlab設計

其實matlab已經(jīng)給我們提供了強大的函數(shù)工具箱，我們只需要給定參數(shù)就可以設計出符合我們要求的濾波器，但是對于理論知識，我們還是要知道的，即使我們用不上那些復雜的推導過程，但是至少我們知道他是怎么來的，對我們的設計也有一定的知道意義。

上面那個題目我要求大家用kaiserord函數(shù)來獲得濾波器參數(shù)，先來講一下這個函數(shù)

kaiserord 函數(shù)的語法：

［n，wn，beta，filtype］ = kaiserord ［f，a，dev，fs］ ;

即將濾波器的過渡帶參數(shù)f，幅度參數(shù)，通帶阻帶誤差，采樣頻率送給kaiserird函數(shù)，將會返回我們需要的濾波器參數(shù)，包括濾波器階數(shù)，截止頻率，凱塞窗參數(shù)beta以及濾波器類型。

例如，根據(jù)題目要求，過渡帶帶寬分別為100~300HZ，500~700HZ，阻帶允許誤差為0.02，通帶允許誤差為0.01，采樣頻率為2000HZ 的帶通濾波器

解釋一下a是怎么設置的，參數(shù)a是一個向量，第一個參數(shù)表示0~fc（1）頻段的幅度情況，第二個參數(shù)表示fc（2）~fc（3）頻段內(nèi)的幅度特性，以此類推，例如我們要設計帶通濾波器，設置a = ［0 1 0］，就是指在頻段300~500hz內(nèi)是通帶，其他為阻帶。

函數(shù)返回的值為最小的濾波器階數(shù)，并不是濾波器長度，濾波器長度 N = n+1;

題目還要求設計成等波紋最優(yōu)濾波器，即等波紋切比雪夫濾波器，至于最優(yōu)濾波器的推導過程十分復雜，大家可以自己去看書，這里只是調(diào)用matlab自己的函數(shù)庫，從而為我們節(jié)省了大量的時間，設計最優(yōu)濾波器的函數(shù)是cfirpm

函數(shù)語法為：

fir_pm = cfirpm （n，fpm，mag）;

n為濾波器階數(shù)，fpm跟上面的f類似，也是各個頻帶的參數(shù)，mag是各個頻帶的幅度參數(shù)，但是略有不同，例如我們要設計的帶通濾波器：

要注意的是，參數(shù)mag必須是與fpm等長的向量，具體含義大體為，第一個參數(shù)為起始幅值，第二個參數(shù)是0~fpm（1）頻帶的參數(shù)，第三個參數(shù)是fpm（1）~fpm（2）頻帶的參數(shù)，以此類推。例如我們設計的帶通濾波器，就是mag = ［0 0 1 1 0 0 ］，即表示在300~500HZ頻帶內(nèi)為通帶，其余為阻帶。

至于歸一化處理，就是相當于將所有頻率放到一個合適的坐標系里來觀察，并不影響濾波器性能。

通過這個函數(shù)，我們就相當于設計出了一個濾波器，函數(shù)返回值fir_pm就是濾波器系數(shù)，也就是單位脈沖響應，我們要做的就是講這些系數(shù)送入FPGA，只要有了濾波器系數(shù)，剩下的就只剩下乘積累加了，但是這些系數(shù)不利于FPGA計算，F(xiàn)PGA適合的是二進制的運算方式，因此我們需要將這些系數(shù)進行量化，前面提到了，量化位數(shù)為12bit

至于語法為什么是這樣，基礎(chǔ)不好的朋友可以自行去補課，也可以聯(lián)系本人，簡單說一下，因為我們這里的計算全部是有符號數(shù)的形式，因此需要將數(shù)轉(zhuǎn)化成16進制補碼的形式，保證在通過FPGA進行運算的時候的符號是正確的。

當然我們還要觀察這個濾波器設計的情況，就要看他的幅頻響應，通過繪圖來觀察

源程序中我分別用凱塞窗和最優(yōu)濾波器來設計了這個帶通濾波器，大家可以比較一下兩種方法的區(qū)別，最終設計好的濾波器幅頻響應圖

我們可以看到，最優(yōu)濾波器的旁瓣是等波紋的，而凱塞窗在旁瓣幅度方面跟最優(yōu)濾波器還是略第一個檔次，要不然人家為什么要叫最優(yōu)濾波器呢

8、信號產(chǎn)生

根據(jù)題目要求，我們需要產(chǎn)生一個由三個頻率疊加而成的信號，讓這個信號通過濾波器進行濾波。對于信號的產(chǎn)生過程這里沒必要多少，大家自己去寫，我們可以先通過matlab來仿真一下，這個信號經(jīng)過濾波器濾波后是什么樣子的。

可以看到，三個信號疊加而成的合成信號的頻段分為三個部分，即100，400，800HZ，分別對應三個信號，這是在頻域觀察到的，由于在時域他們是相互重疊的，因此不好濾除，但是到了頻域，他們確是分開的，因此可以通過濾波器濾除。我們的濾波器僅僅允許400HZ的信號通過，因此經(jīng)過濾波器濾波后，紅色線只剩下頻段為 400HZ的頻段了，我們將經(jīng)濾波器濾除后的時域信號顯示一下

可以看到，經(jīng)濾波器濾波后，頻率為400hz的信號被保留，時域信號是完整的正弦波，有些朋友可能會說，怎么會有失真呢？失真可能是有點，但是還是由于我們的采樣頻率不夠高，都是還原的波形不夠圓滑。還有人可能會說，根據(jù)時域采樣定理，不是采樣頻率大于2倍的信號頻率就可以被還原成原始信號嗎？但是我們這里并不是還原原始信號，這還是數(shù)字信號，只是將濾波后離散的點用線連起來了而已。

9、FIR濾波器的FPGA實現(xiàn)

好了，matlab仿真成功，剩下的就需要在FPGA上實現(xiàn)了，在FPGA上實現(xiàn)什么呢？前面我們已經(jīng)得到了濾波器的系數(shù)，只要有了濾波器系數(shù)，剩下的不就是乘積累加了么，所以，我們需要在FPGA上實現(xiàn)信號的乘積累加，即對疊加信號和濾波器系數(shù)的乘積累加。濾波器系數(shù)已經(jīng)有了，那么信號在哪呢？我們可以利用matlab將生成的疊加信號以2進制的形式寫到一個文件中去，注意是12bit量化。那也就是說，每一個數(shù)據(jù)是由12位二進制組成的，根據(jù)采樣頻率，共有2000個數(shù)據(jù)，這2000個數(shù)據(jù)，全部用二進制補碼表示，共同組成了一個疊加信號，至于怎么將數(shù)據(jù)寫到文件中去，這里不解釋，大家可以自己下載代碼，自己學習

有了濾波器系數(shù)，有了輸入信號，下面就可以設計硬件電路了，根據(jù)線性卷積的原理，需要將輸入信號和濾波器系數(shù)進行乘積累加，由于我們的濾波器是線性相位的，即關(guān)于（N-1）/2 偶對稱，這里我們設計的濾波器階數(shù)為23，這個參數(shù)是由kaiserord函數(shù)返回來得到的，也就是說濾波器長度是24，而且又是偶對稱的，所以只需要將輸入信號的對稱位數(shù)與濾波器系數(shù)的前半部分相乘即可，即只需乘到h（11）即可，因為后面的都是跟前面的重復的。

data_a 《= { shift_reg ［0］ ［11］ ， shift_reg ［0］ } ;

data_b 《= { shift_reg ［23］ ［11］， shift_reg ［23］ };

hn 《= 12‘hfec; //hn（0）

注意，這里定義了24個位寬為12的移位寄存器，即每隔一段時間輸入一個位寬為12bit的數(shù)，這個時間就是一個數(shù)據(jù)周期，在數(shù)據(jù)周期內(nèi)要完成一個數(shù)的線性卷積運算，由于我們的濾波器長度是24，這里定義寄存器長度也為24。

data_a 是累加器的加數(shù)a，將輸入的第一個數(shù)據(jù)與他的最高位位，即符號位拼接來擴展為13位的數(shù)據(jù)，因為兩個12位的數(shù)相加，為了保證符號位不溢出，需要13位的位寬，而要得到13位的輸出結(jié)果，因為我們是調(diào)用加法器IP核的，所以輸入的數(shù)據(jù)位寬也要是13位位寬。

data_b是移位寄存器的最高位內(nèi)的數(shù)據(jù)，將移位寄存器的最高位與最低位相加，在跟濾波器系數(shù)相乘，同理將次低位與次高位相乘，等到一個數(shù)據(jù)的12位全部與濾波器系數(shù)相乘完畢之后，將數(shù)據(jù)輸出，一個數(shù)據(jù)的濾波完成，接著送來下一個12位的數(shù)據(jù)，繼續(xù)進行卷積運算，一直等到所有數(shù)據(jù)（2000個點）濾波完成。

hn是由matlab生成的濾波器系數(shù)，共有24個，全部是經(jīng)過12bit量化后的由16進制數(shù)表示的，我們直接調(diào)用就行，由于他的對稱性，我們只需要調(diào)用前12個即可，后12個參數(shù)跟前12個參數(shù)是對稱的

上面這個過程需要進行11次，因為每次將兩個數(shù)進行乘積，等到11次累乘結(jié)束，就要將這11累乘的結(jié)果累加并輸出，得到一個點的濾波結(jié)果

注意：這里我等到cnt = 1的時候才進行累加輸出，為什么呢？由于我們的乘法器和加法器需要時間進行運算，當cnt = 11的時候理論上所有數(shù)據(jù)運算完畢，但是我們還是要通過行為仿真，看一下最后一次累加什么時候結(jié)束，等最后一次累加結(jié)束后，我們再將數(shù)據(jù)輸出，并將累加器清零

乘法器的兩個參數(shù)，一個是前面加法器的和，另一個是濾波器系數(shù)hn，加法器輸出是13位位寬，濾波器系數(shù)是12位位寬，因此乘法器輸出為25位位寬，由于是將23個乘法器輸出的結(jié)果進行累加，因此，為了保證數(shù)據(jù)不溢出，要設置一個比較保險的位寬來存取這個累加結(jié)果，這里我們選用30位位寬

10、testbench的書寫

這里僅簡單介紹一點，關(guān)于testbench的書寫主要涉及兩方面，一個是將信號讀出來送入FPGA仿真，一方面是將經(jīng)FPGA濾波后的數(shù)據(jù)輸出，再供matlab調(diào)用仿真

將數(shù)據(jù)輸出到文件**matlab調(diào)用

always @（posedge data_clk） begin

if（rst_n == 1）

$fdisplay（fir_dataout_file，“%d”，fir_dataout）;

end

好了，一切準備就緒，我們通過modelsim來仿真我們的濾波器，看信號濾波前和濾波后的差距

可以看到，濾波前的信號雜亂無章，是因為他是有三個頻率的信號疊加而成，而經(jīng)過濾波器濾波后的信號變得井井有條，此時modelsim已經(jīng)將FPGA輸出的數(shù)據(jù)以txt文件的格式保存起來，如果我們用matlab將這些數(shù)據(jù)讀回，做一下時域和頻域信號的分析，就可以驗證我們?yōu)V波器設計的正確性

執(zhí)行上面的代碼得到濾波后的信號的頻域波形與時域波形

根據(jù)這個波形我們可以看到，經(jīng)過FPGA設計的FIR濾波器濾波后的信號時域波形，跟我們之前用matlab仿真時的時域波形相同，頻域波形可以很明顯的看到，只有頻率為400hz的信號被保留下來，100hz與800hz的信號已被濾除，從matlab仿真結(jié)果來看，我們設計的濾波器還是符合要求的。
編輯：lyn