女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis的使用教程

電子設(shè)計(jì) ? 來(lái)源:IC學(xué)習(xí)者 ? 作者:IC學(xué)習(xí)者 ? 2022-07-25 18:03 ? 次閱讀

在學(xué)習(xí)ZYNQ嵌入式開(kāi)發(fā)的過(guò)程中,正點(diǎn)原子的教程是采用SDK,而我下載的vivado2020.1已經(jīng)變成了vitis,所以寫(xiě)一這篇博客,方便后續(xù)查閱。

找到vitis
vivado->tools->launch vitis ide

pIYBAGAKRmuAPYuaAAC7xXV6UIQ457.png

如果打開(kāi)失敗,說(shuō)明沒(méi)有安裝vitis,先進(jìn)行安裝

安裝vitis
vivado->help->Add Design Tools or Devices…

o4YBAGAKRqqAUoshAACN27nz8hY767.png

退出殺軟來(lái)加速安裝,下一步,登錄,

o4YBAGAKRuiAFRuMAABFAxyZecw400.png

建議點(diǎn)擊preference,關(guān)閉optimize disk usage,否則安裝結(jié)束后可能會(huì)卡在optimize disk usage上。有人優(yōu)化了一晚上沒(méi)結(jié)束,不得已重裝。我晚上打開(kāi)安裝程序,第二天發(fā)現(xiàn)電腦已經(jīng)睡眠了,程序卡在optimize disk usage上,等了半上午,快失去耐心得時(shí)候安裝完成了。

pIYBAGAKRyeABj86AABrCdeXUHo986.png

pIYBAGAKR2WAVWCEAADaQF-0tjI110.png

我已經(jīng)安裝完成了,所以是灰色狀態(tài)。

創(chuàng)建platform工程
vivado->tools->launch vitis ide

選擇工作路徑

pIYBAGAKR7aAC6wYAABuSs1FsJo920.png

先創(chuàng)建一個(gè) platform project,填寫(xiě)工程名

o4YBAGAKR_SAI8hgAADO_mgfFTw764.png

選擇xsa文件路徑

pIYBAGAKSDOAeaoZAADMGLf2COQ955.png

創(chuàng)建application工程
新建一個(gè)應(yīng)用工程

pIYBAGAKSHmASDaOAALHAEaqtFY100.png

選擇剛剛創(chuàng)建的平臺(tái)

o4YBAGAKSL-APU53AAErWI1I-cc020.png

填寫(xiě)應(yīng)用工程名

o4YBAGAKSQaAFUyzAADw7pivg1E891.png

默認(rèn)、

pIYBAGAKSXeACPidAAC-VJnlQUM467.png

選擇空白C工程

o4YBAGAKSeWALOKpAADnfrEDK-4305.png

結(jié)束工程創(chuàng)建

o4YBAGAKSiWAejD2AAKFaU31P5g286.png

找例程
explorer->platform工程名->platform.spr->board support package
board support package點(diǎn)擊一次顯示

pIYBAGAKSmeASRGuAAK055P66C4625.png

board support package再點(diǎn)擊一次,并拖動(dòng)滾動(dòng)條找到GPIO部分

o4YBAGAKSriANFswAAHDpJsVcDQ722.png

可以查看文檔documentation,也可以加載例程
點(diǎn)擊 Documentation 將在瀏覽器窗口打開(kāi) GPIO 的 API 文檔,里面有關(guān)于 GPIO 的詳細(xì)信息

o4YBAGAKSvuARu93AAIVGT5f9GA146.png

點(diǎn)擊 Import Examples,會(huì)彈出下圖所示的導(dǎo)入示例界面

o4YBAGAKS22AciRsAACbFDHZzE4838.png

這兩個(gè)示例的介紹可以在剛才打開(kāi)的 API 文檔中看到。
xgpiops_intr_example.c 包含有關(guān)如何直接使用 XGpiops 驅(qū)動(dòng)程序的示例。此示例顯示了中斷模式下驅(qū)動(dòng)程序的用法,并使用 GPIO 的中斷功能檢測(cè)按鈕事件,根據(jù)輸入控制 LED 輸出。
xgpiops_polled_example.c同樣包含有關(guān)如何直接使用 XGpiops 驅(qū)動(dòng)程序的示例。此示例提供了用于讀取/寫(xiě)入各個(gè)引腳的 API 的用法。
選擇 xgpiops_polled_example 示例

在 Project Explorer 中,新增了 pio_mio_bsp_xgpiops_polled_example_1 目錄,我們打開(kāi)其 src 目錄下的 xgpiops_polled_example.c 文件。

pIYBAGAKS-CAWvJlAANaAyQQYl0058.png

代碼沒(méi)看懂,先放放,刪了,寫(xiě)其他的吧。

o4YBAGAKTDGALWeUAANoX9OEL30144.png

刪除應(yīng)用工程,連本地文件一起刪除

之前寫(xiě)了一半,但是突然有感覺(jué)了,就只顧著寫(xiě)代碼了,教程沒(méi)有寫(xiě)完。第二天接著前面的進(jìn)度寫(xiě)了,工程名不太一樣,但過(guò)程都是一樣的。

編寫(xiě)源碼
src右鍵,新建文件

o4YBAGAKTHCAYYgWAACWtEG4Nss381.png

文件名main.c

pIYBAGAKTLCAE1VlAACllC_F6ek204.png

寫(xiě)代碼,我直接粘貼現(xiàn)成的代碼了

o4YBAGAKTPCATrovAAIz7Ybtkfk188.png

編譯工程,點(diǎn)擊一下應(yīng)用工程名
再點(diǎn)擊Project->build project

pIYBAGAKTTmAXx2tAADAomIDjRI262.png

等右下角進(jìn)度條跑完,build finished

pIYBAGAKTXiAfqZCAADy5-Q926U224.png

下載程序
如果使用到了PL資源,需要加載比特流,反之不用。
因?yàn)楸敬螌?shí)驗(yàn)使用了 PL 內(nèi)的資源,因此我們?cè)谙螺d軟件編譯生成的 elf 文件之前,需要先下載硬件設(shè)計(jì)過(guò)程中生成的 bitstream 文件,對(duì) PL 部分進(jìn)行配置。
點(diǎn)擊“ Xilinx-> Program FPGA

pIYBAGAKTbaAQShpAADasHih7Qw206.png

點(diǎn)擊右下角的“Program”

一段進(jìn)度條過(guò)去了

配置 PL 完成后, 接下來(lái)我們要下載軟件程序。在應(yīng)用工程 上右擊,選擇“Run As->launch hardware

一段進(jìn)度條過(guò)去了

程序就已經(jīng)運(yùn)行了,可以從串口的打印結(jié)果上看到。

pIYBAGAKTfSAaKNKAABi-05q_qE398.png

沒(méi)了

插入一下,串口界面可以在windows->show view
搜索terminal

pIYBAGAKTjSAcBHjAABeU7VjwP0088.png

單機(jī)右上角+連接相應(yīng)串口

pIYBAGAKTnmACwn4AAB1AnKU_Ic900.png

參考文獻(xiàn)

正點(diǎn)原子ZYNQ嵌入式開(kāi)發(fā)

Xilinx vitis學(xué)習(xí)教程:ZYNQ之Hello world(1)

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 教程
    +關(guān)注

    關(guān)注

    25

    文章

    265

    瀏覽量

    54399
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    147

    瀏覽量

    7817
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    手表芯片多強(qiáng)爭(zhēng)霸賽開(kāi)啟!小米玄戒T1入局,格局生變?

    電子發(fā)燒友網(wǎng)報(bào)道(文/莫婷婷)當(dāng)前,國(guó)內(nèi)可穿戴設(shè)備主控芯片市場(chǎng)呈現(xiàn)出“一超多強(qiáng)、梯度競(jìng)爭(zhēng)”的競(jìng)爭(zhēng)態(tài)勢(shì),就在5月,小米重磅推出智能手表玄戒T1,在通信性能、功耗控制和功能擴(kuò)展方面展現(xiàn)了新的突破,標(biāo)志著智能手表芯片市場(chǎng)的技術(shù)競(jìng)爭(zhēng)進(jìn)一步升級(jí)。 ? 隨著小米在智能手表芯片領(lǐng)域的進(jìn)一步發(fā)力,智能手表芯片市場(chǎng)是否會(huì)有新的變化,紫光展銳的新一代智能手表芯片W377E又有哪些性能,還有哪些智能手表芯片是當(dāng)下的主流產(chǎn)品? ? ? 小米玄
    的頭像 發(fā)表于 05-29 01:05 ?1088次閱讀
    手表芯片多強(qiáng)爭(zhēng)霸賽開(kāi)啟!小米玄戒T1入局,格局生變?

    單模塊支持70kW單相功率,英飛凌氮化鎵產(chǎn)品模式再進(jìn)化

    電子發(fā)燒友網(wǎng)報(bào)道(文 / 吳子鵬)功率模塊作為電力電子領(lǐng)域不可或缺的核心組件,承擔(dān)著電能高效、穩(wěn)定轉(zhuǎn)換與控制的重任,尤其在對(duì)效能、穩(wěn)定性和可靠性要求極高的場(chǎng)景中,發(fā)揮著關(guān)鍵作用。? 在功率模塊的設(shè)計(jì)中,最常見(jiàn)的集成方式是將 IGBT、MOSFET 與驅(qū)動(dòng)、保護(hù)電路整合,這一設(shè)計(jì)能顯著提升系統(tǒng)效率并降低損耗。隨著第三代半導(dǎo)體材料(SiC、GaN)的技術(shù)突破,在新能源汽車(chē)電驅(qū)系統(tǒng)、光伏逆變器、數(shù)據(jù)中心等高壓高頻應(yīng)用場(chǎng)景中,集成第三代
    的頭像 發(fā)表于 05-29 01:01 ?739次閱讀
    單模塊支持70kW單相功率,英飛凌氮化鎵產(chǎn)品模式再進(jìn)化

    在ZYNQ上跑超炫酷GUI!手把手教你移植LVGL到ZYNQ平臺(tái)!

    、AXI-Stream to Video Out IP核、rgb2lcd IP核實(shí)現(xiàn);觸摸功能由EMIO模擬IIC接口實(shí)現(xiàn)。所以本次Block Design工程實(shí)際上和《領(lǐng)航者嵌入式Vitis開(kāi)發(fā)指南》中
    發(fā)表于 03-04 18:07

    使用AMD Vitis進(jìn)行嵌入式設(shè)計(jì)開(kāi)發(fā)用戶(hù)指南

    由于篇幅有限,本文僅選取部分內(nèi)容進(jìn)行分享。 Vitis 簡(jiǎn)介 AMD Vitis 工具套件包含多種設(shè)計(jì)技術(shù),用于開(kāi)發(fā)以 AMD 器件(例如,AMD Versal 自適應(yīng) SoC 器件、AMD
    的頭像 發(fā)表于 01-08 09:33 ?1245次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計(jì)開(kāi)發(fā)用戶(hù)指南

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?930次閱讀

    助力AIoT應(yīng)用:在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)Tiny YOLO V4

    Darknet 上訓(xùn)練的截圖 四、 通過(guò) Vivado HLS 為 FPGA 準(zhǔn)備模型要將模型部署到 FPGA,需要將神經(jīng)網(wǎng)絡(luò)操作轉(zhuǎn)換為硬件級(jí)描述。使用 Xilinx 的 Vitis HLS(高級(jí)綜合)可以將
    發(fā)表于 12-06 17:18

    利用P4與Vivado工具簡(jiǎn)化數(shù)據(jù)包處理設(shè)計(jì)

    AMD Vitis Networking P4 工具 ( VNP4 ) 是一種高級(jí)設(shè)計(jì)環(huán)境,針對(duì) FPGA 和自適應(yīng) SoC 的包處理數(shù)據(jù)平面,可實(shí)現(xiàn)簡(jiǎn)化設(shè)計(jì)的效果。它能夠?qū)⒂?P4 編寫(xiě)的設(shè)計(jì)轉(zhuǎn)換
    的頭像 發(fā)表于 12-04 09:55 ?571次閱讀
    利用P4與Vivado工具簡(jiǎn)化數(shù)據(jù)包處理設(shè)計(jì)

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?620次閱讀

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見(jiàn)的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?689次閱讀
    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Vitis統(tǒng)一軟件平臺(tái)2024.1全新發(fā)布

    通過(guò)新版本,系統(tǒng)架構(gòu)師和開(kāi)發(fā)者可以進(jìn)一步優(yōu)化設(shè)計(jì)開(kāi)發(fā)流程,同時(shí)提升整體系統(tǒng)性能。
    的頭像 發(fā)表于 09-18 09:34 ?844次閱讀

    正點(diǎn)原子ZYNQ7015開(kāi)發(fā)板!ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2,性能強(qiáng)悍,資料豐富!

    提供了豐富的開(kāi)發(fā)文檔和軟件資源,涉及FPGA開(kāi)發(fā)、Vitis裸機(jī)開(kāi)發(fā)、Linux系統(tǒng)開(kāi)發(fā)和PCle開(kāi)發(fā)! 一、重磅新品!正點(diǎn)原子FPGA新品ZYNQ7015開(kāi)發(fā)板&核心板 二
    發(fā)表于 09-14 10:12

    [XILINX] 正點(diǎn)原子ZYNQ7035/7045/7100開(kāi)發(fā)板發(fā)布、ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2!

    豐富的開(kāi)發(fā)文檔和軟件資源,涉及FPGA開(kāi)發(fā)、Vitis裸機(jī)開(kāi)發(fā)、Linux系統(tǒng)開(kāi)發(fā)和PCIe開(kāi)發(fā)等教學(xué)領(lǐng)域,助力開(kāi)發(fā)者輕松上手! 一、重磅新品!正點(diǎn)原子FPGA新品ZYNQ7035/7045/7100
    發(fā)表于 09-02 17:18

    FPGA無(wú)芯片HDMI接入方案及源碼

    包含 .xsa 文件,如果使用的是Digilent官方板卡,則可以直接啟動(dòng) Vitis 進(jìn)行調(diào)試。 啟動(dòng) Vitis。 啟動(dòng) Vitis 后,使用“導(dǎo)入項(xiàng)目”導(dǎo)入
    發(fā)表于 07-16 19:25

    一個(gè)更適合工程師和研究僧的FPGA提升課程

    系統(tǒng)軟件設(shè)計(jì); ● 嵌入式系統(tǒng)設(shè)計(jì); ● Zynq SoC 系統(tǒng)架構(gòu); ● 基于Vitis進(jìn)行嵌入軟件開(kāi)發(fā)移植; Versal ACAP設(shè)計(jì)課程 03 ● 設(shè)計(jì)Versal ACAP
    發(fā)表于 06-05 10:09

    AMD Vitis?設(shè)計(jì)工具中的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計(jì)工具是 Vitis 設(shè)計(jì)工具變化較大的一個(gè)版本,設(shè)計(jì)流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?900次閱讀
    AMD <b class='flag-5'>Vitis</b>?設(shè)計(jì)工具中的Libraries新功能介紹