女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado中關于ILA的詳解

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2022-02-08 11:35 ? 次閱讀

本文轉載自:ZYNQ微信公眾號

ILA 簡介

集成邏輯分析儀 (Integrated Logic Analyzer :ILA) 功能允許用戶在 FPGA 設備上執行系統內調試后實現的設計。當設計中需要監視信號時,應使用此功能。用戶還可以使用此功能在硬件事件和以系統速度捕獲數據時觸發。

添加 ILA

1.使用 IP 添加

添加IP

例化IP,并將所需要的信號放入 Probe 里面

o4YBAGAKAO2AXoT_AAGb3gZWB9k492.png

2.圖形界面添加

給待測試的信號加上約束,防止被優化

pIYBAGAKAS2AVgW2AAHuTJTUOEo819.png

在綜合選項下點擊set up debug,選擇需要查看的信號即可

ILA 數據和波形的關系

1. hw_ila表示的是ila核

2. hw_ila_data表示保存在存儲器中的ila文件

3. WCFG是波形配置(信號顏色,總線進制表示,信號順序,marker等)

4. WDB是波形數據庫(波形數據)

o4YBAGAKAdmAJw2HAAB-oS3vvd4207.png

ILA 失敗情景

情景1:沒有波形窗口

現象如下:

pIYBAGAKAhuATgtiAADvK88-bQE073.png

WARNING: [Labtools 27-3123] The debug hub core was not detected at User Scan Chain 1 or 3.

Resolution:

1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active OR

2. Manually launch hw_server with -e “set xsdb-user-bscan ” to detect the debug hub at User Scan Chain of 2 or 4. To determine the user scan chain setting, open the implemented design and use: get_property C_USER_SCAN_CHAIN [get_debug_cores dbg_hub]。

WARNING: [Labtools 27-1974] Mismatch between the design programmed into the device xc7z010_1 and the probes file E:/Xilinx/example/dma_sg_m/dma_sg_m.runs/impl_1/debug_nets.ltx.

The device design has 0 ILA core(s) and 0 VIO core(s)。 The probes file has 1 ILA core(s) and 0 VIO core(s)。

Resolution:

1. Reprogram device with the correct programming file and associated probes file OR

2. Goto device properties and associate the correct probes file with the programming file already programmed in the device.

解決方法:查看 ILA 的時鐘,如果不是自由時鐘會出現這種問題,然后重啟VIVADO軟件,重新打開

情景2:有波形窗口沒有波形

現象如下:

使用示波器查看ILA信號發現時鐘頻率發現是10M

分析:查看 Xilinx 手冊發現JATG的時鐘頻率要比被ILA的時鐘頻率2.5倍低

o4YBAGAKAyeAYEc9AAKmVxGNi7U245.png

解決方法1:修改 Hardware Target 的 JTAG 時鐘頻率

o4YBAGAKA2-AZ_kKAAdUTdRgiwQ497.png

解決方法2:在TCL里面添加約束

o4YBAGAKA8CAAhu1AAmRY9Bw9CE462.png

上電后查看 ILA 信號

使用場景:flash偶爾在上電后讀出來后出錯,可以使用該方法。

一般情況下都是讓要抓的事件延遲發生或者循環發生,方便調試。

pIYBAGAKA_-AEtkXAADe1QxIwHM642.png

如果實在要抓啟動時的事件,按下面的步驟:(下面流程是ILA核在綜合階段不能浮空)

先把有ILA核的bit文件下進去,設置觸發好條件

運行下面的Tcl命令把觸發寄存器的值保存在tas文件中

%run_hw_ila -file ila_trig.tas [get_hw_ilas hw_ila_1]

打開實現后的implement工程

運行下面的Tcl命令把觸發設置加到當前內存里已經布線的implement設計上去

%apply_hw_ila_trigger ila_trig.tas

注意:如果發生錯誤的話說明ILA核在綜合過程中被flattened了,這時需要設置保留hierarchy重新綜合實現。

直接用Tcl命令生成bit文件,不能點擊生成bit命令,這樣工程會認為implement發生了改動而全部重新布線。

write_bitstream trig_at_startup.bit

下載bit到芯片。

參考鏈接

chrome-extension://ibllepbpahcoppkjjllbabhnigcbffpi/https://www.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/ug9.。.

chrome-extension://ibllepbpahcoppkjjllbabhnigcbffpi/https://www.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/ug9.。.

審核編輯:何安

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Vivado
    +關注

    關注

    19

    文章

    828

    瀏覽量

    68169
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果(以 Vivado 2024.2 為例)。
    的頭像 發表于 05-19 14:22 ?326次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結果

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存在的約束文件,創建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合后
    的頭像 發表于 03-24 09:44 ?2413次閱讀
    一文<b class='flag-5'>詳解</b><b class='flag-5'>Vivado</b>時序約束

    Vivado FIR IP核實現

    Xilinx的FIR IP核屬于收費IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學習,現在網絡上流傳的license破解文件在破解Vivado的同時也破解
    的頭像 發表于 03-01 14:44 ?1409次閱讀
    <b class='flag-5'>Vivado</b> FIR IP核實現

    使用DDS生成三個信號并在Vivado實現低通濾波器

    本文使用 DDS 生成三個信號,并在 Vivado 實現低通濾波器。低通濾波器將濾除相關信號。
    的頭像 發表于 03-01 14:31 ?1419次閱讀
    使用DDS生成三個信號并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>實現低通濾波器

    AMD Vivado Design Suite IDE的設計分析簡介

    本文檔涵蓋了如何驅動 AMD Vivado Design Suite 來分析和改善您的設計。
    的頭像 發表于 02-19 11:22 ?466次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE<b class='flag-5'>中</b>的設計分析簡介

    電力電子的坐標變換詳解

    電力電子的坐標變換詳解 clark變換&park變換
    發表于 02-17 15:28 ?0次下載

    Vivado Design Suite用戶指南:邏輯仿真

    電子發燒友網站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費下載
    發表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    VivadoDDRX控制器(mig)ip核配置關于命令序號選擇和地址映射說明

    本篇主要討論VivadoDDRX控制器(mig)ip核配置關于命令序號選擇和地址映射說明(一) 利用Xilinx 7系列FPGA開發時,經常需要驅動外部存儲器--DDRX。Xili
    的頭像 發表于 11-27 09:30 ?3113次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>DDRX控制器(mig)ip核配置<b class='flag-5'>中</b><b class='flag-5'>關于</b>命令序號選擇和地址映射說明

    通過spi對ADC12DL3200進行寄存器配置,當0x200的值為0x01時沒有數據,為什么?

    我通過spi對ADC12DL3200進行寄存器配置,但是當寄存器0x200的值為0x00時VIVADO ila 抓取到ADC的采樣數據,當0x200的值為0x01時沒有數據。
    發表于 11-25 07:38

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點擊 Next: 選擇 Vivado HL System Edition(一般選擇這個設計套件比較完整,它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
    的頭像 發表于 11-16 09:53 ?4362次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結果都一樣嗎? 在AMD官網上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發表于 11-11 11:23 ?1054次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結果都一樣嗎

    Vivado使用小技巧

    后的約束在之前版本已存在,那么Vivado會給出警告信息,顯示這些約束會覆蓋之前已有的約束;如果是新增約束,那么就會直接生效。
    的頭像 發表于 10-24 15:08 ?874次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發表于 09-18 10:34 ?1647次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發表于 09-18 10:30 ?2273次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    RA MCU CANFD在FSP的配置詳解

    RA MCU CANFD在FSP的配置詳解
    的頭像 發表于 06-19 08:06 ?860次閱讀
    RA MCU CANFD在FSP<b class='flag-5'>中</b>的配置<b class='flag-5'>詳解</b>