眾所周知合理的層疊結構和連續的參考平面能夠很有效的抑制EMI問題，但有時候設計就涉及到模擬數字信號隔離的問題。

圖1

圖1是一個電源轉換芯片，一邊為數字信號，一邊為模擬信號，數字信號模擬信號隔開有助減小數字信號和模擬信號之間的相互干擾。但中間分隔區域導致了參考平面的不連續，從而產生EMI的問題。

有經驗的設計人員遇到這種情況可能在模擬低和數字地之間加入縫補電容（Stitching Capacitance）或者磁珠，通常這些情況下都使用陶瓷電容。然而加電容會帶來一些不利的因素：

1.電容為分立器件，電容會額外的增加pad和via，pad和via都會增加寄生電感。

2.安裝陶瓷電容由于容值較小，其有效的作用空間較小。電容需要安裝到適當的位置。

3.安裝電容起作用的頻率范圍一般低于200MHz。

PCB設計盡量讓電源平面和地平面緊耦合，讓鄰近的兩個面之間形成耦合平面電容。我們能不能有一個辦法即讓模擬地和數字地分開又讓分開平面上噪聲更好的耦合到地平面上去呢？方法如下圖所示：

圖2 圖3

圖2圖3為兩種平面耦合方式

將上下兩個平面在分割區域形成一個重疊的區域，重疊區域會形成一個耦合平板電容，這樣既可以把模擬和數字區域分開，又可讓模擬地和數字地通過耦合平板電容鏈接到一起。

通過上述平面形成電容有以下特點：

1.寄生電感小，另外電容均勻分散在平面重疊區域。

2.平面耦合電容起作用的頻率范圍更廣。

3.埋容平面與平面是電源平面還是地平面無關。

4.埋容結構最好位于板子的內層。表層或者底層會減小平板耦合電容的效果。

圖2和圖3兩種方式各有優點和缺點，圖2單位平面形成的電容較大，但如果整版都這樣分割，PCB板子的容易折斷，此方法適用于很小的區域分割；圖3的單位面積形成的電容較小，但形成的PCB比較牢固。使用于板子空間較大。

圖4 分割區域形成平面耦合電容

Remark：平面耦合電容的計算，以圖4為例：

圖4可以看做是左右兩個深黃色下的耦合電容串聯的結果。

C=（c1*c2）/（c1+c2），其中c1 c2 分別為左右兩個耦合電容，假設左右耦合電容相等則有C1=c2=（ε*s）/d，其中ε=ε_0*ε_r，ε_0為真空介電常數8.854*1e-12F/m， ε_r為相對介電常數，比如FR4為4.5；S為相互重疊的面積，比如圖4中深黃色區域，d為相互重疊區域距離。

Edadoc公司有款設計用到此方案，設計中重疊區域的長4300mil，寬250mil，帶入公式中：

C=（4.5*（8.854*e-12）*4300*0.0254*（10e-3）*250*0.0254*（10e-3））/（5.12*0.0254*（10*e-3））=212pf

圖5 形成330pf縫補電容和沒有縫補電容實測對比圖

編輯：hfy