女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

layout和PCB的29個基本關系

454398 ? 來源:電力電子技術與新能源 ? 作者:電力電子技術與新 ? 2022-12-09 16:24 ? 次閱讀
來源:電力電子技術與新能源

由于開關電源的開關特性,容易使得開關電源產生極大的電磁兼容方面的干擾,作為一個電源工程師、電磁兼容工程師,或則一個 PCB layout 工程師必須了解電磁兼容問題的原因已經解決措施,特別是 layout 工程師,需要了解如何避免臟點的擴大,本文主要介紹了電源 PCB 設計的要點。

layout與PCB的29個基本關系

1、幾個基本原理:任何導線都是有阻抗的;電流總是自動選擇阻抗最小的路徑;輻射強度和電流、頻率、回路面積有關;共模干擾和大 dv/dt 信號對地互容有關;降低 EMI 和增強抗干擾能力的原理是相似的。

2、布局要按電源、模擬、高速數字及各功能塊進行分區。

3、盡量減小大 di/dt 回路面積,減小大 dv/dt 信號線長度(或面積,寬度也不宜太寬,走線面積增大使分布電容增大,一般的做法是:走線的寬度盡量大,但要去掉多余的部分),并盡量走直線,降低其隱含包圍區域,以減小輻射。

4、感性串擾主要由大 di/dt 環路(環形天線),感應強度和互感成正比,所以減小和這些信號的互感(主要途徑是減小環路面積、增大距離)比較關鍵;容性串擾主要由大 dv/dt 信號產生,感應強度和互容成正比,所有減小和這些信號的互容(主要途徑是減小耦合有效面積、增大距離,互容隨距離的增大降低較快)比較關鍵。

5、盡量利用環路對消的原則來布線,進一步降低大 di/dt 回路的面積,

6、降低環路面積不僅降低了輻射,同時還降低了環路電感,使電路性能更佳。

7、降低環路面積要求我們精確設計各走線的回流路徑。

8、當多個 PCB 通過接插件進行連接時,也需要考慮使環路面積達到最小,尤其是大 di/dt 信號、高頻信號或敏感信號。最好一個信號線對應一條地線,兩條線盡量靠近,必要時可以用雙絞線進行連接(雙絞線每一圈的長度對應于噪聲半波長的整數倍)。如果大家打開電腦機箱,就可以看到主板到前面板 USB 接口就是用雙絞線進行連接,可見雙絞線連接對于抗干擾和降低輻射的重要性。

9、對于數據排線,盡量在排線中多安排一些地線,并使這些地線均勻分布在排線中,這樣可以有效降低環路面積。

10、有些板間連接線雖然是低頻信號,但由于這些低頻信號中含有大量的高頻噪聲(通過傳導和輻射),如果沒有處理好,也很容易將這些噪聲輻射出去。

11、布線時首先考慮大電流走線和容易產生輻射的走線。

12、開關電源通常有 4 個電流環:輸入、輸出、開關、續流。其中輸入、輸出兩個電流環幾乎為直流,幾乎不產生 emi ,但容易受干擾;開關、續流兩個電流環有較大的 di/dt ,需要注意。

13、mos ( igbt )管的柵極驅動電路通常也含有較大的 di/dt 。

14、在大電流、高頻高壓回路內部不要放置小信號回路,如控制、模擬電路,以避免受到干擾。

15、減小易受干擾(敏感)信號回路面積和走線長度,以減小干擾。

16、小信號走線遠離大 dv/dt 信號線(比如開關管的 C 極或 D 極,緩沖 (snubber) 和鉗位網絡),以降低耦合,可在中間鋪地(或電源,總之是常電位信號)進一步降低耦合,鋪地和地平面要良好接觸。小信號走線同時也要盡量遠離大 di/dt 的信號線,防止感性串擾。小信號走線最好不要走到大 dv/dt 信號的下方。小信號走線背面如果能夠鋪地(同性質地),也能降低耦合到的噪聲信號。

17、比較好的做法是,在這些大 dv/dt 、 di/dt 信號走線(包括開關器件的 C/D 極、開關管散熱器)的周圍和背面鋪地,將上下兩層鋪地用過孔連接,并將此地用低阻抗走線接到公共接地點(通常為開關管的 E/S 極,或取樣電阻)。這樣可以減小輻射 EMI 。要注意,小信號地一定不能接到此屏蔽地上,否則會引入較大干擾。大 dv/dt 走線通常會通過互容將干擾耦合到散熱器及附近的地,最好將開關管散熱器接到屏蔽地上,采用表貼開關器件也會降低互容,從而降低耦合。

18、易產生干擾的走線最好不要使用過孔,它會通過過孔干擾過孔所穿過的所有層。

19、屏蔽可以降低輻射 EMI ,但由于增大了對地的電容,會使傳導 EMI (共模,或非本征差模)有所增大,不過只要屏蔽層接地得當,不會增大很多。實際設計中可權衡考慮。

20、要防止共阻抗干擾,采用一點接地,電源從一點引出。

21、開關電源通常有三種地:輸入電源大電流地、輸出電源大電流地、小信號控制地。

22、接地時首先應先判斷地的性質,再進行連接。采樣及誤差放大的地通常應當接到輸出電容的負極,采樣信號通常應從輸出電容的正極取出,小信號控制地和驅動地通常要分別接到開關管的 E/S 極或取樣電阻上,防止共阻抗干擾。通常 IC 的控制地和驅動地不單獨引出,此時取樣電阻到上述地的引線阻抗必須盡量小,最大程度減小共阻抗干擾,提高電流采樣的精度。

23輸出電壓采樣網絡最好靠近誤差放大器,而不是靠近輸出端,這是由于低阻抗信號比高阻抗信號更不容易受到干擾,采樣走線對要盡量相互靠近以減小拾取到的噪聲。

24、布局注意電感要遠離,并相互垂直,以減小互感,尤其是儲能電感和濾波電感。

25、布局注意高頻電容和低頻電容并聯使用時,高頻電容靠近使用者。

26、低頻干擾一般為差模( 1M 以下),高頻干擾一般為共模,通常通過輻射耦合。

27、如果高頻信號被耦合到輸入引線,很容易形成 EMI (共模),可在輸入引線接近電源處套一個磁環,如果 EMI 降低就表明存在此問題。解決此問題的方法是,降低耦合或降低電路的 EMI 。如果高頻噪聲沒有被過濾干凈而傳導到輸入引線,也會形成 EMI (差模),此時套磁環不能解決問題,在輸入引線接近電源處串兩個高頻電感(對稱),如果 EMI 降低就表明存在此問題。解決此問題的方法是改善濾波,或采用緩沖、鉗位等手段減小高頻噪聲的產生。

28、差模和共模電流的測量:

29、EMI 濾波器要盡量靠近進線,進線的走線要盡量短,盡量減小 EMI 濾波器前后級的耦合。進線最好用機殼地進行屏蔽(方法如上所述)。輸出 EMI 濾波器也要作類似處理。盡量拉開進線和高 dv/dt 信號走線的距離,在布局上要加以考慮。

審核編輯 黃昊宇


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4350

    文章

    23403

    瀏覽量

    406475
  • Layout
    +關注

    關注

    15

    文章

    411

    瀏覽量

    62767
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    PCB Layout 約束管理,助力優化設計

    本文重點PCBlayout約束管理在設計中的重要性Layout約束有助避免一些設計問題設計中可以使用的不同約束在PCB設計規則和約束管理方面,許多設計師試圖采用“一刀切”的方法,認為同樣的規則設定
    的頭像 發表于 05-16 13:02 ?187次閱讀
    <b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b> 約束管理,助力優化設計

    電路板 LayoutPCB 過孔設計規則

    本文要點傳統通孔的使用位置和方法。盲孔、埋孔和微孔的構造和使用方法。管理PCB設計中的過孔。電路板可能包含數以千計的走線、焊盤和孔,用于在器件引腳之間傳導信號和輸送電源。電路板layout設計師
    的頭像 發表于 02-11 11:34 ?947次閱讀
    電路板 <b class='flag-5'>Layout</b> 的 <b class='flag-5'>PCB</b> 過孔設計規則

    PCB Layout在HDC2010底部是怎么處理?是打一大孔?還是做焊盤接地?

    HDC2010 的傳感元件位于器件底部,請問下,這種PCB Layout在HDC2010底部是怎么處理?是打一大孔?還是做焊盤接地?
    發表于 12-20 13:21

    和 Dr Peter 一起學 KiCad 4.1~4.2:啟動PCB 編輯器,導入封裝

    “ ?從第四章開始,將進入實戰環節,從頭開始設計一完整的 PCB。 ? ” Part 1.4:? 項目 -KiCad 實踐之旅 - ?PCB Layout 4.1.?
    的頭像 發表于 12-03 12:14 ?717次閱讀
    和 Dr Peter 一起學 KiCad 4.1~4.2:啟動<b class='flag-5'>PCB</b> 編輯器,導入封裝

    大功率PCB Layout設計外包有哪些挑戰

    想象一下,你是一位電子舞會的DJ,而你的任務是讓舞池中的每個人都隨著你的節拍起舞。這正是大功率PCB Layout設計工程師的工作——在電子世界中,他們負責讓電流順暢地舞動,確保每一電子元件都能
    的頭像 發表于 11-05 10:27 ?584次閱讀

    專業PCB設計,高速PCB設計,PCB設計外包, PCB Layout,PCB Design,PCB畫板公司,PCB設計公司,迅安通科技公司介紹

    專業PCB設計,高速PCB設計,PCB設計外包, PCB Layout,PCB Design,
    發表于 10-13 15:48

    OPA29U作為電荷放大器,在PCB設計時如何設計保護環?

    OPA29U作為電荷放大器,在PCB設計時如何設計保護環,如果正想輸入端不接地而是接在一2.5V上是否可以,這種情況下如何設計保護環?
    發表于 09-26 06:41

    干貨!PCB Layout 熱設計指導

    layer 固定在 35μm。根據 PCB 的層數的不同、熱阻的 變化率不同。這是因為銅箔面積等 PCB 的構成不同,所以請作 為一例子來看。這個曲線圖的 PCB
    發表于 09-20 14:07

    TI電量計PCB Layout設計指導

    電子發燒友網站提供《TI電量計PCB Layout設計指導.pdf》資料免費下載
    發表于 09-05 11:12 ?0次下載
    TI電量計<b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b>設計指導

    Buck電路中PCB layout布局設計和注意事項

    在DCDC電源電路中,PCB的布局對電路功能的實現和良好的各項指標來說都十分重要。今天我們以Buck電路為例,分析如何進行合理PCB layout布局以及設計中的注意事項。
    的頭像 發表于 08-28 10:47 ?3499次閱讀
    Buck電路中<b class='flag-5'>PCB</b> <b class='flag-5'>layout</b>布局設計和注意事項

    pcb線寬銅厚與電流的關系大嗎

    在電子工程領域,PCB(Printed Circuit Board,印刷電路板)的設計和制造是至關重要的一環。PCB的線寬和銅厚是影響電路性能的關鍵因素之一。 一、PCB線寬與電流的關系
    的頭像 發表于 08-15 09:32 ?2299次閱讀

    PCB設計與PCB制板的緊密關系

    一站式PCBA智造廠家今天為大家講講PCB設計與PCB制板有什么關系PCB設計與PCB制板的關系
    的頭像 發表于 08-12 10:04 ?910次閱讀

    使用什么EDA工具打開EVAL-AD2428WD1BZ-layout.pcbPCB文件?

    使用什么EDA工具打開EVAL-AD2428WD1BZ-layout.pcbPCB文件
    發表于 07-05 06:38

    PCB Layout 的 9 套路

    在集成電路應用設計中,項目原理圖設計完成之后,就需要進行PCB布板的設計。PCB設計是一至關重要的環節。設計結果的優劣直接影響整個設計功能。因此,合理高效的PCB
    的頭像 發表于 07-03 08:44 ?872次閱讀
    <b class='flag-5'>PCB</b> <b class='flag-5'>Layout</b> 的 9 <b class='flag-5'>個</b>套路

    PCB設計的EMC有哪些注意事項

    一站式PCBA智造廠家今天為大家講講PCB layout的EMC設計應該注意哪些? PCB設計 emc注意事項。按照PCB設計流程,一產品
    的頭像 發表于 06-12 09:49 ?928次閱讀