女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

自制RISC-V源碼與設計流程案例分析

454398 ? 來源:PYNQ開源社區 ? 作者:PYNQ開源社區 ? 2020-11-08 10:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Overlay 簡介

RISC-V-On-PYNQ Overlay實現了在PYNQ-Z2板上的RISC-V處理器及工具鏈集成,并提供了完整的RISC-V源碼與設計流程,得益于PYNQ軟件框架,其支持在Jupyter Notebook對RISC-V進行編譯、調試與驗證,即可以在Jupyter Notebook上編寫一段C/C++/RISC-V匯編程序,將編譯后的二進制文件放到picoRV32上運行。

以下兩張圖是本Overlay的系統框圖,其中picoRV32是一個開源的RISC-V核,它具有占用資源少的特點,并且它自帶AXI接口,可以方便地使用Xilinx提供的各種基于AXI總線的IP。本項目有兩個工程,它們的區別主要是picoRV32接的RAM:上圖只使用BRAM,而下圖同時使用到了BRAM和外部DRAM

快速開始

- 環境需求PYNQ V2.4。

- 在PS端,我們需要編譯安裝RISC-V工具鏈和對應的庫。

Github內的項目文件Clone到本地。

git clone

https://github.com/Siudya/RISC-V-On-PYNQ.git /home/xilinx/ RISC-V-On-PYNQ

在RISC-V-On-PYNQ/notebooks/tutorial中有5個Notebook,包含了Overlay完整的部署流程。

鑒于從零開始部署的時間會較長,所以我們也提供了完整的鏡像文件,直接燒錄到SD卡就可以運行(注:提供的ext4分區剩余容量較小,請用戶根據需要自行調整)。

在OpenHW的遠程PYNQ實驗平臺上也已經為大家安裝好了環境,可以直接使用。

示例Notebook

裝好Overlay后,打開RISC-V-Examples/PicoRV32 Processor Mixed-Memory Processor Demo.ipynb,這是使用DRAM和BRAM混合儲存器的示例工程。實際上代碼與使用只BRAM的工程類似,只不過使用了不同的bit文件。

開始時下載bit文件,在這個過程中所有驅動都會注冊完成。

可以用help函數查看Overlay和processor的有關信息,可以看到,這里的Overlay和processor使用了本項目設計的驅動,這說明驅動注冊成功了。

在Notebook中包含了一段C程序,作用是返回一個數組的第二個元素。可以看到我們使用了python magics來聲明并編譯一段C程序,這和PYNQ本身對Microblaze核的編程方法類似。然后調用processor的run方法將程序裝載進RAM中來運行picoRV32。

我們也可以調用BRAM controller的mmio來看看內存的情況。在這之后也有使用C++和匯編程序的例子,這里不作贅述,讀者通過執行Jupyter Notebook中的代碼來體驗。

Overlay詳解

- PS與PL功能劃分

PS部分主要是用Python通過PYNQ框架控制PL中各IP的運行。

PL部分則例化一個pcioRV32核和和BRAM。

- Vivado工程block design介紹

具體硬件設計是這樣的:

上圖是項目的總體布局,下圖是processor展開后的內容。

其中BRAM是一個雙口RAM,它兩端連接的是PS和picoRV32。另外,可以看到PS的GPIO連接的是processor的復位端,當二進制程序裝入BRAM后,復位picoRV32,使它運行程序。picoRV32運行結束后,會觸發一個中斷。利用這個設計,可以例化許多RISC-V核心,并讓其運行獨立的程序,實現一個靈活可配置的眾核處理器,事實上已經有用這種方法實現了例化超過一千個RISC-V核的項目。

在Processor內部,picoRV32通過AXI總線來訪問其他IP,可以使用AXI總線來給它增加各種各樣不同的外設。在這里,本項目只是添加了另一個內存(通過PS的HP AXI 0接口訪問內存控制器)。

另外,這里的picoRV32核心的運行頻率可以通過利用AXI總線配置時鐘資源來調整。

注意:RISC-V核的hierarchy名字必須為processor,并且processor中的復位模塊必須為rscvReset。如果改動這些名字,必須修改對應的驅動源文件,否則不能正確加載驅動。

Overlay API介紹

在此工程中,通過riscvc、riscvcpp和riscvasm這三個python magics來編譯一段程序。例如:%%riscvcpp test_cpp overlay.processor。其中test_cpp是程序的名字,overlay.processor是想要寫入的RISCV核hierarchy的名字。然后在本cell中編寫代碼,運行后將調用前面安裝的RISC-V的工具鏈編譯。

編譯成功后,利用processor的run方法運行程序。例如:overlay.processor.run(test_cpp, test_cpp_arg)。其中test_cpp是程序名字,test_cpp_arg是參數數組,它兼容numpy的類型。

對于更詳細的解釋,可以參看前面的tutorial中5個notebook和項目中的.py源文件。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Xilinx
    +關注

    關注

    73

    文章

    2185

    瀏覽量

    125433
  • AXI
    AXI
    +關注

    關注

    1

    文章

    136

    瀏覽量

    17272
  • 內存控制器
    +關注

    關注

    0

    文章

    40

    瀏覽量

    9203
  • RISC-V
    +關注

    關注

    46

    文章

    2583

    瀏覽量

    48884
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    FPGA與RISC-V淺談

    全球半導體產業競爭格局正在經歷深刻變革,物聯網、邊緣計算等新興技術的蓬勃發展,讓RISC-V憑借其開源、精簡以及模塊化的靈活優勢,日益成為業界焦點,也為全球半導體產業注入新的活力與挑戰
    發表于 04-11 13:53 ?362次閱讀
    FPGA與<b class='flag-5'>RISC-V</b>淺談

    芯來科技亮相RISC-V Day Tokyo 2025

    RISC-V Day Tokyo 2025春季會議于日前在東京大學ITO國際研究中心順利舉行。The RISC-V Day Tokyo作為日本最大的RISC-V活動,匯集了眾多優秀的RISC-
    的頭像 發表于 03-03 14:07 ?602次閱讀

    關于RISC-V芯片的應用學習總結

    。 邊緣計算是RISC-V芯片的另一個重要應用領域。邊緣計算設備需要高性能和低延遲,以快速處理和分析大量數據。RISC-V芯片通過提供高性能的計算能力和靈活的指令集擴展,滿足了邊緣計算設備的需求。此外
    發表于 01-29 08:38

    RISC-V能否復制Linux 的成功?》

    的產品,Linux成為開源軟件發展的基石。 這種成功是否可以復制到開源硬件上呢?RISC-V這樣的指令集架構(ISA)是否也可以像Linux內核作為開源軟件的基礎一樣,成為開源硬件發展的基石呢? 這個
    發表于 11-26 20:20

    RISC-V,即將進入應用的爆發期

    RISC-V是一種開放標準指令集架構 (ISA),最初由加州大學伯克利分校的研究人員于2010年開發。業界稱,這種開源特性為芯片設計者提供了極大的靈活性,可以根據具體需求定制AI加速器。 而AI
    發表于 10-31 16:06

    RISC-V近期市場情況調研

    RISC-V是一種開源的指令集架構(ISA),近年來在全球范圍內迅速崛起,尤其在中國,RISC-V的發展勢頭十分強勁。以下是目前RISC-V芯片的發展情況,以及中國在這一領域的主要公司和產品
    的頭像 發表于 10-23 15:10 ?1701次閱讀

    RISC-V和arm指令集的對比分析

    RISC-V和ARM指令集是兩種不同的計算機指令集架構,它們在多個方面存在顯著的差異。以下是對這兩種指令集的詳細對比分析: 一、設計理念 RISC-VRISC-V的設計理念是簡化指
    發表于 09-28 11:05

    加入全球 RISC-V Advocate 行列,共筑 RISC-V 的未來 !

    加入RISC-VAdvocate行列!我們正在尋找來自世界各地的RISC-V愛好者,通過全球推廣和參與,成為支持RISC-V進步的關鍵參與者。作為一名RISC-VAdvocate,您將
    的頭像 發表于 09-10 08:08 ?895次閱讀
    加入全球 <b class='flag-5'>RISC-V</b> Advocate 行列,共筑 <b class='flag-5'>RISC-V</b> 的未來 !

    RISC-V Summit China 2024 青稞RISC-V+接口PHY,賦能RISC-V高效落地

    沁恒在歷屆峰會上分享RISC-V在MCU領域的創新成果,和大家共同見證了本土RISC-V產業的成長。早在第一屆RISC-V中國峰會上,沁恒就公開了青稞RISC-V系列量產芯片的關鍵技術
    的頭像 發表于 08-30 18:18 ?2391次閱讀
    <b class='flag-5'>RISC-V</b> Summit China 2024  青稞<b class='flag-5'>RISC-V</b>+接口PHY,賦能<b class='flag-5'>RISC-V</b>高效落地

    RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,賦能RISC-V高效落地

    01 老朋友伴您走過每一屆峰會 沁恒在歷屆峰會上分享RISC-V在MCU領域的創新成果,和大家共同見證了本土RISC-V產業的成長。早在第一屆RISC-V中國峰會上,沁恒就公開了青稞RISC-
    發表于 08-30 17:37

    2024 RISC-V 中國峰會:華秋電子助力RISC-V生態!

    第四屆RISC-V中國峰會(RISC-V Summit China 2024)于8月21日至23日在杭州盛大召開,成為RISC-V領域的一次重要盛會
    的頭像 發表于 08-26 18:33 ?1605次閱讀
    2024 <b class='flag-5'>RISC-V</b> 中國峰會:華秋電子助力<b class='flag-5'>RISC-V</b>生態!

    2024 RISC-V 中國峰會:華秋電子助力RISC-V生態!

    第四屆RISC-V中國峰會(RISC-V Summit China 2024)于8月21日至23日在杭州盛大召開,成為RISC-V領域的一次重要盛會。峰會匯聚了RISC-V國際基金會的
    發表于 08-26 16:46

    Imagination CPU 系列研討會 | RISC-V 平臺的性能分析和調試

    為了讓開發者及工程師深入了解Imagination的CPU產品及相關解決方案,Imagination將陸續推出5期線上研討會,包含:RISC-V平臺的性能分析和調試;RISC-V安全和全球平臺可信
    的頭像 發表于 08-10 08:28 ?558次閱讀
    Imagination CPU 系列研討會 | <b class='flag-5'>RISC-V</b> 平臺的性能<b class='flag-5'>分析</b>和調試

    risc-v的發展歷史

    RISC-V的發展歷史可以追溯到2006年左右,當時David Patterson和其他研究者開始探索創建一個開放和可擴展的指令集架構(ISA)。以下是RISC-V發展的主要里程碑: 一、起源與初步
    發表于 07-29 17:20

    rIsc-v的缺的是什么?

    RISC-V作為一種開源的指令集架構(ISA),自其誕生以來就受到廣泛關注和應用,但它也存在一些不足之處。以下是RISC-V架構目前存在的主要缺點: 1. 性能問題 相對于專用ISA的性能差距:盡管
    發表于 07-29 17:18