女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

詳解基于賽靈思的Versal? ACAP設計創建步驟

454398 ? 來源:XILINX技術社區 ? 作者:XILINX技術社區 ? 2020-09-28 10:57 ? 次閱讀

Versal? ACAP(自適應計算加速平臺)是高度集成化的多核計算平臺,可通過靈活的自適應能力來滿足不斷變化的動態算法的需求。VCK190 是賽靈思最早發布的 Versal AI Core 評估器件之一。

本篇博文將為您詳解如下所述設計創建步驟:

1. 在 Vivado 中構建基于 Versal 的 IP 集成器 (IP integrator) 設計
2. 創建器件鏡像
3. 在 Vitis 中構建平臺和系統工程
4. 在 VCK190 評估板上運行和調試應用

Versal上的PS-GEM

千兆以太網 MAC (GEM) 可提供符合 IEEE 802.3-2016 標準的硬核 10/100/1000 Mbps 接口。

在 PS 低功耗域 (LPD) 中有 2 個 GEM 控制器

每個控制器均獨立運行,且各含 1 個管理數據輸入/輸出 (MDIO) 接口以供其外部 PHY 配合 RGMII 接口使用。

GEM 包含下列組件:

1 個 MAC 用于控制傳輸、接收、地址檢查和環回

配置寄存器,可提供控制和狀態寄存器、統計數據寄存器和同步邏輯

1 個直接內存訪問 (Direct Memory Access) 模塊,用于控制 DMA 傳輸和 DMA 接收

1 個時間戳單元 (TSU),用于計算 IEEE 1588 定時器值,其中包含實時時鐘

在無需 DMA 操作的系統應用中,可使用配置選項移除 DMA 模塊,并且可使用外部 FIFO 接口將 GEM 集成到 SoC 環境中。

GEM 塊包含以下信號接口:

連接到外部 PHY 的 GMII 和 RGMII

1 個用于外部 PHY 管理的 MDIO 接口

1 個 APB 從接口,用于訪問 GEM 寄存器

1 個用于內存訪問的 AXI4 DMA 主接口

無需 DMA 功能的應用內包含 1 個可選 FIFO 接口

1 個可選時間戳接口

I/O 選項包括:

布線到 LPD MIO 管腳的 RGMII (v2.0),用于連接到外部 PHY

GMII 和 MII 布線到 PL,以便映射到 GT 或(可選)可借助 PL 邏輯來轉換為其它協議

每個控制器內的診斷內部環回

注:Versal 中不支持內部 SERDES 接口 (SGMII)。在 MPSoC 器件中支持此類接口。

在 VCK190 器件上,GEM0 和 GEM1 均硬連線到板上的 2 個外部 RGMII PHY。

有 2 個 RJ45 端口,分別用于 GEM0 和 GEM1。如要測試 GEM1 RGMII 端口,請確保 GEM0 RGMII 端口同樣通過電纜連接,因為此端口使用共享 MDIO 線(使用 GEM0 MDIO 作為主接口)。

請參閱以下 VCK190 截屏。在右上角有 2 個 RJ45 端口用于 Versal 以太網。

在 Vivado 中創建 IP integrator 設計

請下載隨附的 Tcl 文件并遵循以下步驟進行操作。

1. 在 Vivado 2019.2 中基于 VCK190 評估板創建工程。

2. 創建塊設計。

3. 找到 vck190_1g.tcl。以下是 IP integrator 畫布中的原理圖。

4. 生成 HDL 封裝文件。

5. 單擊“運行實現 (Run Implementation)”和“生成器件鏡像 (Generate Device Image)”。

6. 導出包含器件鏡像的硬件設計。

注:單獨使用“運行塊自動化設置功能 (run block automation)”時,CIP 與 NoC 之間部分連接缺失。隨附的 Tcl 文件可用于確保 CIP 和 NoC 中配置設置正確。

在 Vitis 中構建并運行 LwIP 應用

我們已構建了 IP integrator 設計并已導出了含器件鏡像的硬件設計?,F在,我們將在 Vitis 中創建 lwIP 示例,并在 VCK190 評估板上運行。

1. 啟動 Vitis。

2. 使用來自以上設計的 XSA 文件創建應用工程。

3. 從 SDK 中選擇“lwIP 響應服務器 (lwIP Echo Server)”。

4. 在 SDK 中構建平臺和系統工程。選中 lwIP 響應服務器應用時,會自動設置 lwIP 庫的 BSP 設置。用戶還可以選擇僅創建并構建平臺工程,但這樣需手動設置 BSP 設置。

5. 在 VCK190 開發板上運行 lwIP 示例。以下即 UART 控制臺輸出:

6. 以下是 ping 測試輸出:

要切換到 GEM1 RJ45 以便進行測試,用戶應使用 XPAR_XEMACPS_1_BASEADDR 修改 platform_config.h。

可在 BSP 的 xparameters.h 中找到以太網定義。請參閱以下示例

在 platform_config.h 中,更改以下定義:

將此定義更新為:

#define PLATFORM_EMAC_BASEADDRXPAR_XEMACPS_1_BASEADDR

現在,您可重新構建應用并重新運行測試。

LwIP性能

以下是 lwIP 響應服務器應用的 BSP 設置。

PARAMETER dhcp_does_arp_check = true

PARAMETER lwip_dhcp = true

PARAMETER pbuf_pool_size = 2048

對于 lwIP TCP/UDP 性能服務器,默認將設置下列參數。

PARAMETER mem_size = 524288

PARAMETER memp_n_pbuf = 1024

PARAMETER n_tx_descriptors = 512

PARAMETER pbuf_pool_size = 16384

這些 lwIP 參數對于性能調優至關重要。

這些參數可控制所分配和使用的內存量以及 Pbuf 和描述符數量。

如果系統受到限制,無法處理這些包,則 BD 和 Pbuf 將被快速用盡,且無法根據要求快速清空以供使用。由此導致性能受到影響。

但我們還應平衡可使用的內存量,以便在用于性能基準測試的評估板上將這些參數調整為適合 1Gbps 的最優值。您可以此為參考,根據自己的要求來對這些參數進行調優。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5421

    瀏覽量

    123300
  • 賽靈思
    +關注

    關注

    33

    文章

    1795

    瀏覽量

    132111
  • 算法
    +關注

    關注

    23

    文章

    4698

    瀏覽量

    94715
  • Versal
    +關注

    關注

    1

    文章

    166

    瀏覽量

    8003
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    授時系統廠家,授時系統哪家好?高精度授時系統助力華福證券授時服務新升級!

    技術驅動交易,時間決定價值!#授時系統SM2500助力#華福證券授時服務實現新升級!來源:華福證券技術驅動交易,時間決定價值!作為“#十四五”時鐘網的頂層優化設計的參與者,基于
    的頭像 發表于 05-23 10:34 ?52次閱讀
    授時系統廠家,授時系統哪家好?<b class='flag-5'>賽</b><b class='flag-5'>思</b>高精度授時系統助力華福證券授時服務新升級!

    快訊 | 嘉興市委書記陳偉一行蒞臨調研

    深化“教科人”一體、產學研融合!#嘉興市委書記#陳偉一行蒞臨調研,副總經理田永和等陪同調研。5月16日下午,市委書記陳偉在南湖區走訪創新平臺、科技型企業,專題調研人才工作。他強
    的頭像 發表于 05-23 10:22 ?186次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 嘉興市委書記陳偉一行蒞臨<b class='flag-5'>賽</b><b class='flag-5'>思</b>調研

    ×深交所 | 單北斗+5ns精度!單北斗改造方案,助力南方中心實現時序中樞戰略升級

    從GPS依賴到北斗自主,從百納秒到5納秒,單北斗升級改造方案助力深交所南方中心實現時序中樞的戰略升級
    的頭像 發表于 04-18 13:06 ?270次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>×深交所 | 單北斗+5ns精度!<b class='flag-5'>賽</b><b class='flag-5'>思</b>單北斗改造方案,助力南方中心實現時序中樞戰略升級

    快訊|工信部科技司副司長趙超凡一行調研子公司西克魔邇

    2月13日下午,工信部科技司趙超凡副司長率專項調研組蒞臨子公司西克魔邇指導工作。
    的頭像 發表于 03-03 13:27 ?530次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊|工信部科技司副司長趙超凡一行調研<b class='flag-5'>賽</b><b class='flag-5'>思</b>子公司西克魔邇

    國產EDA億?接入DeepSeek

    國產EDA軟件億(eLinx)軟件接入DeepSeek,為EDA行業注入變革性力量,開啟FPGA應用開發的嶄新篇章。通過集成DeepSeek插件,eLinx軟件構建起連接FPGA開發的高效橋梁
    的頭像 發表于 02-21 17:26 ?883次閱讀
    國產EDA億<b class='flag-5'>靈</b><b class='flag-5'>思</b>?接入DeepSeek

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監測了電流和電壓都正常,頻率也都正常,頻率不是FPGA的頻率是晶振的頻率,焊接的話七
    發表于 12-30 16:28

    EDA精英挑戰果公布!爾芯“戰隊”薪火相承斬獲“麒麟杯”

    2024中國研究生創芯大賽·EDA精英挑戰12月7-8日,2024中國研究生創芯大賽·EDA精英挑戰(原“集成電路EDA設計精英挑戰”)總決賽及頒獎典禮在南京成功舉辦。此次大賽,
    的頭像 發表于 12-11 01:03 ?806次閱讀
    EDA精英挑戰<b class='flag-5'>賽</b><b class='flag-5'>賽</b>果公布!<b class='flag-5'>思</b>爾芯“戰隊”薪火相承斬獲“麒麟杯”

    喜報!全國首批!成功獲選國家級專精特新重點“小巨人”企業!

    萬里挑一!從16000多家專精特新“小巨人”企業中脫穎而出,榮獲國家級專精特新“重點小巨人企業。
    的頭像 發表于 12-05 11:46 ?350次閱讀
    喜報!全國首批!<b class='flag-5'>賽</b><b class='flag-5'>思</b>成功獲選國家級專精特新重點“小巨人”企業!

    FPGA產品的主要特點

    近年來,全球半導體供應鏈屢受挑戰,芯片短缺問題一度對行業產生深遠影響。易通過優化供應鏈管理、強化產能規劃,確??蛻舻腇PGA需求得到及時滿足。面向工業控制、機器視覺、醫療影像、消費電子、汽車智駕等一眾終端領域,易
    的頭像 發表于 12-04 14:20 ?1335次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA產品的主要特點

    使用 AMD Versal AI 引擎釋放 DSP 計算的潛力

    Versal AI 引擎可以在降低功耗預算的情況下提高 DSP 計算密度,”高級產品營銷經理 Udayan Sinha 表示。這種效率使 Versal AI 引擎能夠在嚴格的功耗預算內處理最苛刻
    的頭像 發表于 11-29 14:07 ?1089次閱讀

    ×廣東移動 | 攜手國內最大運營商省公司,筑牢超1.1億用戶移動通信安全防線!

    攜手廣東移動,增強核心骨干同步網授時性能,筑牢移動網絡安全每一道防線,讓時間“黑客”無機可乘!
    的頭像 發表于 11-23 20:16 ?760次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>×廣東移動 | <b class='flag-5'>賽</b><b class='flag-5'>思</b>攜手國內最大運營商省公司,筑牢超1.1億用戶移動通信安全防線!

    ALINX VERSAL SOM產品介紹

    近日,2024 AMD Adaptive Computing Summit(AMD ACS)在深圳舉行,芯驛電子應邀出席作主題分享:《ALINX 基于 Versal 系列硬件解決方案》,闡述了 ALINX 模塊化產品設計理念,展示基于 Versal 系列芯片開發的新品及后
    的頭像 發表于 08-05 10:33 ?1048次閱讀

    爾芯題正式發布,邀你共戰EDA精英挑戰!

    題發布COMPETITIONRELEASE2024中國研究生創芯大賽·EDA精英挑戰(原“集成電路EDA設計精英挑戰”)現已正式拉開帷幕。作為核心出題企業之一爾芯(S2C),已
    的頭像 發表于 08-03 08:24 ?1006次閱讀
    <b class='flag-5'>思</b>爾芯<b class='flag-5'>賽</b>題正式發布,邀你共戰EDA精英挑戰<b class='flag-5'>賽</b>!

    快訊 | 發展新質生產力問道?如何下好“創新棋”?

    7月11日,南湖區委宣傳部、清華大學馬克主義學院共同帶隊一行蒞臨圍繞時頻新質生產力創新層面進行實地調研,副總經理田永和、對外合作部
    的頭像 發表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發展新質生產力問道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創新棋”?

    FPGA下載問題

    在ARM開發中,通常可供選擇的下載器有多種。清華的FPGA,除了官方的專用下載器,有其他的下載器可以使用嗎?使用下載器可以嗎?
    發表于 06-23 12:28