女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA約束中的Tcl指令技術(shù)探討

454398 ? 來源: 科學(xué)計算Tech ? 作者:貓叔 ? 2020-09-26 11:35 ? 次閱讀

作者:貓叔 科學(xué)計算Tech微信公眾號

?在前面的章節(jié)中,我們用了很多Tcl的指令,但有些指令并沒有把所有的參數(shù)多列出來解釋,這一節(jié),我們就把約束中的Tcl指令詳細講一下。

我們前面講到過get_pins和get_ports的區(qū)別,而且我們也用過get_cells、get_clocks和get_nets這幾個指令,下面就通過一張圖直觀展現(xiàn)它們的區(qū)別。

get_clocks后面的對象是我們之前通過create_clocks或者create_generated_clocks創(chuàng)建的時鐘,不在硬件上直接映射。

我們再來看下各個命令的屬性。

1. port
我們可以通過Tcl腳本查看port的所有屬性,比如上面的wave_gen工程中,有一個port是clk_pin_p,采用如下腳本:

set inst [get_ports clk_pin_p]
report_property $inst

顯示如下:

get_ports的使用方法如下:

# 獲取所有端口
get_ports *

# 獲取名稱中包含data的端口
get_ports *data*

# 獲取所有輸出端口
get_ports -filter {DIRECTION == OUT}

# 獲取所有輸入端口
all_inputs

# 獲取輸入端口中名字包含data的端口
get_ports -filter {DIRECTION == IN} *data*

# 獲取總線端口
get_ports -filter {BUS_NAME != ""}

2. cell
按照上面的同樣的方式,獲取cell的property,如下:

get_cells的使用方法如下:

# 獲取頂層模塊
get_cells *

# 獲取名稱中包含字符gen的模塊
get_cells *gen*

# 獲取clk_gen_i0下的所有模塊
get_cells clk_gen_i0/*

# 獲取觸發(fā)器為FDRE類型且名稱中包含字符samp
get_cells -hier filter {REF_NAME == FDRE} *samp*

# 獲取所有的時序單元邏輯
get_cells -hier -filter {IS_SEQUENTIAL == 1}

# 獲取模塊uart_rx_i0下兩層的LUT3
get_cells -filter {REF_NAME == LUT3} *uart_tx_i0/*/*

3. pin
獲取pin的property,如下:

get_pins的使用方法如下:

# 獲取所有pins
get_pins *

# 獲取名稱中包含字符led的引腳
get_pins -hier -filter {NAME =~ *led*}

# 獲取REF_PIN_NAME為led的引腳
get_pins -hier -filter {REF_PIN_NAME == led}

# 獲取時鐘引腳
get_pins -hier -filter {IS_CLOCK == 1}

# 獲取名稱中包含cmd_parse_i0的使能引腳
get_pins -filter {IS_ENABLE == 1} cmd_parse_i0/*/*

# 獲取名稱中包含字符cmd_parse_i0且為輸入的引腳
get_pins -filter {DIRECTION == IN} cmd_parse_i0/*/*

4. net
獲取pin的property,如下:

get_nets的使用方法如下:

# 獲取所有nets
get_nets *

# 獲取名稱中包含字符send_resp_val的網(wǎng)線
get_nets -hier *send_resp_val*
get_nets -filter {NAME =~ *send_resp_val*} -hier

# 獲取穿過邊界的同一網(wǎng)線的所有部分
get_nets {resp_gen_i0/data4[0]} -segments

# 獲取模塊cmd_parse_i0下的所有網(wǎng)線
get_nets -filter {PARENT_CELL == cmd_parse_i0} -hier

# 獲取模塊cmd_parse_i0下的名稱中包含字符arg_cnt[]的網(wǎng)線
get_nets -filter {PARENT_CELL == cmd_parse_i0} -hier *arg_cnt[*]

這5個tcl指令的常用選項如下表:

?這5個Tcl命令對應(yīng)的5個對象之間也有著密切的關(guān)系,下圖所示的箭頭的方向表示已知箭頭末端對象可獲取箭頭指向的對象。

以wave_gen中的clk_gen_i0模塊為例來說明上面的操作:

# 獲取模塊的輸入引腳
get_pins -of [get_cells {clk_gen_i0/clk_core_i0}] -filter {DIRECTION == IN}

# 已知引腳名獲取所在模塊
get_cells -of [get_pins clk_gen_i0/clk_core_i0/clk_in1_n]

# 已知模塊名獲取與該模塊相連的網(wǎng)線
get_nets -of [get_cells {clk_gen_i0/clk_core_i0}]

# 已知引腳名獲取與該引腳相連的網(wǎng)線
get_nets -of [get_pins clk_gen_i0/clk_core_i0/clk_rx]

# 已知時鐘引腳獲取時鐘引腳對應(yīng)的時鐘
get_clocks -of [get_pins clk_gen_i0/clk_core_i0/clk_rx]

需要注意的是:

1. -hier不能和層次分隔符“/”同時使用,但“/”可出現(xiàn)在-filter中

2. 可根據(jù)屬性過濾查找目標對象

3. -filter中的屬性為:“==”(相等)、“!=”(不相等)、"=~"(匹配)、"!~"(不匹配),若有多個表達式,其返回值為bool類型時,支持邏輯操作(&& ||)

編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21949

    瀏覽量

    613715
  • TCL
    TCL
    +關(guān)注

    關(guān)注

    11

    文章

    1775

    瀏覽量

    89613
  • 時序約束
    +關(guān)注

    關(guān)注

    1

    文章

    118

    瀏覽量

    13612
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    PCB Layout 約束管理,助力優(yōu)化設(shè)計

    本文重點PCBlayout約束管理在設(shè)計的重要性Layout約束有助避免一些設(shè)計問題設(shè)計可以使用的不同約束在PCB設(shè)計規(guī)則和
    的頭像 發(fā)表于 05-16 13:02 ?170次閱讀
    PCB Layout <b class='flag-5'>約束</b>管理,助力優(yōu)化設(shè)計

    電機繞組滾動烘干爐防爆安全技術(shù)探討

    電機繞組滾動烘干工藝在電機行業(yè)逐步推廣應(yīng)用,但該防爆滾動烘干設(shè)備的制造卻仍沒有統(tǒng)一的標準,這就為設(shè)備的制造、使用、維修、保養(yǎng)埋下了隱患。文章主要探討了防爆滾動烘干爐的防爆技術(shù),以期引起同行對防爆
    發(fā)表于 04-27 19:28

    FPGA時序約束之設(shè)置時鐘組

    Vivado時序分析工具默認會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束設(shè)置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組
    的頭像 發(fā)表于 04-23 09:50 ?250次閱讀
    <b class='flag-5'>FPGA</b>時序<b class='flag-5'>約束</b>之設(shè)置時鐘組

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存在的約束
    的頭像 發(fā)表于 03-24 09:44 ?2372次閱讀
    一文詳解Vivado時序<b class='flag-5'>約束</b>

    xilinx FPGA IOB約束使用以及注意事項

    xilinx FPGA IOB約束使用以及注意事項 一、什么是IOB約束 在xilinx FPGA,IOB是位于IO附近的寄存器,是
    的頭像 發(fā)表于 01-16 11:02 ?724次閱讀
    xilinx <b class='flag-5'>FPGA</b> IOB<b class='flag-5'>約束</b>使用以及注意事項

    TCL發(fā)布萬象分區(qū)技術(shù),重塑Mini LED技術(shù)巔峰

    在Mini LED賽道上,TCL作為行業(yè)先行者,憑借其深厚的技術(shù)積累和持續(xù)的創(chuàng)新精神,再次引領(lǐng)技術(shù)革命。近日,TCL宣布對Mini LED底層技術(shù)
    的頭像 發(fā)表于 12-17 10:14 ?741次閱讀

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發(fā)器GT的輸出引腳進入FPGA內(nèi)部。對于賽靈思7系列的器件,主時鐘必須手動定義到GT
    的頭像 發(fā)表于 11-29 11:03 ?1202次閱讀
    時序<b class='flag-5'>約束</b>一主時鐘與生成時鐘

    TCL華星發(fā)布新技術(shù)品牌APEX

    TCL華星近日宣布了一項重大突破,其印刷OLED技術(shù)已實現(xiàn)量產(chǎn),并同步發(fā)布了全新的技術(shù)品牌——APEX。APEX品牌的推出,標志著TCL華星在顯示
    的頭像 發(fā)表于 11-19 17:32 ?883次閱讀

    常用時序約束使用說明-v1

    為了防止約束失敗,我們在Tcl輸入框驗證,沒有告警或者錯誤說明約束的寫法是正確的set_max_delay 5.00 -from [get_cells key2_detect_ins
    的頭像 發(fā)表于 11-01 11:06 ?478次閱讀

    微處理器的指令集和指令系統(tǒng)有什么不同

    微處理器的指令集和指令系統(tǒng)是兩個緊密相關(guān)但又有所區(qū)別的概念,它們在微處理器的設(shè)計和運行扮演著不同的角色。以下是對這兩個概念的詳細解析,旨在深入探討它們之間的不同點。
    的頭像 發(fā)表于 10-05 14:57 ?963次閱讀

    電路的兩類約束指的是哪兩類

    電路的兩類約束通常指的是電氣約束和物理約束。這兩類約束在電路設(shè)計和分析起著至關(guān)重要的作用。 一、電氣
    的頭像 發(fā)表于 08-25 09:34 ?1795次閱讀

    深度解析FPGA的時序約束

    建立時間和保持時間是FPGA時序約束兩個最基本的概念,同樣在芯片電路時序分析也存在。
    的頭像 發(fā)表于 08-06 11:40 ?1211次閱讀
    深度解析<b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的時序<b class='flag-5'>約束</b>

    FPGA技術(shù)的主要應(yīng)用

    和靈活性,FPGA在多個領(lǐng)域得到了廣泛應(yīng)用。本文將深入探討FPGA技術(shù)的主要應(yīng)用,涵蓋通信與網(wǎng)絡(luò)、數(shù)字信號處理、汽車與航天、工業(yè)自動化、高性能計算、智能物聯(lián)網(wǎng)等多個方面。
    的頭像 發(fā)表于 07-17 16:38 ?4400次閱讀

    FPGA 高級設(shè)計:時序分析和收斂

    分析報告,從而對設(shè)計的性能做出評估。靜態(tài)時序分析工具以約束作為判斷時序是否滿足設(shè)計要求的標準,因此要求設(shè)計者正確輸入約束,以便靜態(tài)時序分析工具輸 出正確的時序分析報告。 3、指定 FPGA/CPLD
    發(fā)表于 06-17 17:07

    PLCSFTL指令的用法

    在工業(yè)自動化控制系統(tǒng),PLC(Programmable Logic Controller,可編程邏輯控制器)扮演著至關(guān)重要的角色。PLC通過執(zhí)行各種指令來控制設(shè)備的運行,其中SFTL(Shift
    的頭像 發(fā)表于 06-15 17:48 ?4779次閱讀