女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

利用EDA技術進行陣列乘法器設計的實例

我快閉嘴 ? 來源:萬方數據 ? 作者:陳媛 黃賢英 ? 2020-09-16 13:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

引言

“計算機組成原理”是計算機科學與工程技術類專業的一門核心課程,是學習計算機硬件系統的關鍵課程。本課程以計算機組成結構為中心闡述基本概念和原理,具體介紹了計算機硬件系統中各大部件的組成原理、邏輯實現、設計方法及互連構成整機的技術。提高該課程的實驗教學水平,對于學生加深對課程的理解,培養學生設計能力和創新能力具有重要的意義。

隨著電子技術的不斷發展,數字系統的設計方法也在不斷地進步,傳統的手工設計過程已經被先進的EDA工具所替代。計算機作為一個典型的復雜數字系統,其設計方法發生了根本性的變革,因此應用EDA技術是計算機組成原理課程實驗改革的方向。

目前高校開展本課程實驗教學的方法有2種:一種方法是利用現有的計算機組成原理實驗儀,該實驗儀已將CPU的各個組成部件全部做好,學生只需按書中要求撥動相應開關就能完成實驗,這種方法的缺點是不利于學生的理解,局限性較大,器件的品種、數量擴展困難,學生的設計難以突破實驗箱的限制;另一種方法是應用EDA技術進行實驗,利用軟件生產商提供的ispDesign-EXPERT等軟件工具進行模擬仿真,并通過可編程器件及相應硬件資源來直觀地觀察實驗結果,加深對理論的理解。實踐證明:基于EDA技術的實驗教學,在鞏固學生計算機組成原理課程理論的學習,熟悉CPU各個功能部件的工作情況,促進學生的感性認識,培養學生計算機應用能力和創新能力等方面起了積極的作用。

1、實施方案

計算機組成原理課程實踐教學包含課程實驗(18學時)和課程設計實驗(一周)2個環節,其中課程實驗主要驗證計算機各部件組成和功能,課程設計實驗主要完成計算機整機設計。課程實驗內容包括:①運算器組成實驗;②乘法器設計實驗;③半導體存儲器實驗;④數據傳送實驗;⑤微程序控制器設計實驗;⑥組合邏輯控制器實驗;⑦并行接口實驗;⑧程序中斷實驗。

課程設計為一個綜合性的實驗,實驗內容是完成模型計算機的設計和EDA實現。課程設計的目標由簡單到復雜分為4個階段,學生可根據進展情況完成不同難度的設計。第1階段完成基本模型機設計與實現;第2階段增加移位控制指令,設計移位運算電路;第3階段設計一個具有較完整指令系統的模型機,該模型機的指令系統包括算術邏輯指令、訪存指令、轉移控制指令、v0指令和停機指令,尋址方式包括立即尋址、直接尋址、間接尋址和相對尋址;第4階段設計一個帶接口的模型機,實現中斷功能和訪問并口、串口功能。

2、實驗環境

本課程實驗硬件環境為:PC一386以上微機、西安唐都科教儀器公司的TDN一CM++計算機組成原理實驗臺;軟件環境為:WINDOWS操作系統、TDN一CM++計算機組成原理實驗軟件CMPP和ispDesigoMERT軟件。PC機用于與實驗臺聯機實時調試,利用實驗軟件提供圖形調試功能,動態實時顯示模型計算機各部件之間的數據傳輸以及各部件和總線上的所有信息。

本實驗系統中使用的大規模可編程邏輯器件是Lattice公司的ispIS11032芯片。isp是指芯片具有“在系統可編程功能”,這種功能可隨時對系統進行邏輯重構和修改。

對ispISI1032芯片的邏輯系統設計是通過使用硬件描述語言或原理圖輸人來實現的,硬件描述語言有ABEL,VHDL等多種語言。

實驗系統中采用ispDesigaEXPERT軟件來對可編程邏輯器件ispIS11032進行編程設計實現。ispDesignEXPERT可采用原理圖或硬件描述語言或這2種方法的混合輸人共3種方式來進行設計輸人,并能對所設計的數字電子系統進行功能仿真和時序仿真,其編譯器是軟件所需要的熔絲圖文件。該軟件支持所有Lattice公司的ispLsI器件。

3、利用EDA技術進行實驗的步驟

采用ispDesiglEXPERT軟件來對可編程邏輯器件進行編程設計實現所需的數字系統功能一般要經過如下步驟。①建立新工程;②輸人原理圖或硬件描述語言進行設計;③對源程序進行編譯;④連接下載電纜;⑤將生成的JED文件下載到可編程邏輯器件中;⑥連接實驗電路;⑦在實驗板上驗證所設計系統的邏輯功能。

4、利用EDA技術進行陣列乘法器設計的實例

實驗要求用ispIS11032芯片來實現一個4x4位乘法器。4x4位乘法器設計原理見圖1。

利用EDA技術進行陣列乘法器設計的實例

根據上述乘法的邏輯原理用ABEL語言編寫功能描述程序。其在ispISI1032芯片中對應的管腳安排如圖2所示,驗證實驗連線圖如圖3所示。

利用EDA技術進行陣列乘法器設計的實例

利用EDA技術進行陣列乘法器設計的實例

5、結束語

與以往傳統的實驗方法相比,學生在實驗過程中可以把重點放在模型計算機的設計和仿真驗,使本課程的實踐教學環節更好地達到教學目的。軟件設計調試階段完成后的硬件下載和測試,又使學生能夠學習硬件環境下的調試方法。實踐表明,新的實驗模式激發了學生學習的積極性,加深了對本課程的掌握程度,同時還能夠學到先進的設計技術,學生普遍歡迎這種改革。新的實驗模式有效地鍛煉了學生的設計能力和實踐能力,為學生提供了充分的創造空間,收到了傳統實驗方法難以獲得的效果。
責任編輯:tzh

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    459

    文章

    52425

    瀏覽量

    439679
  • 計算機
    +關注

    關注

    19

    文章

    7653

    瀏覽量

    90633
  • eda
    eda
    +關注

    關注

    71

    文章

    2918

    瀏覽量

    177677
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    MAX2046高增益矢量乘法器技術手冊

    MAX2045/MAX2046/MAX2047低成本全集成矢量乘法器用來改變RF信號的幅值與相位。各款器件分別為UMTS (MAX2045)、DCS/PCS (MAX2046)或蜂窩/GSM (MAX2047)頻段而優化。這些器件都具有差分RF輸入與輸出。
    的頭像 發表于 04-09 10:10 ?300次閱讀
    MAX2046高增益矢量<b class='flag-5'>乘法器</b><b class='flag-5'>技術</b>手冊

    ADL5390 RF矢量乘法器技術手冊

    ADL5390矢量乘法器由一對匹配的寬帶可變增益放大器組成,二者輸出相加,每個放大器具有單獨的線性幅度增益控制。如果兩個輸入RF信號正交,則可以將該矢量乘法器配置為矢量調制器,或將增益控制引腳用作
    的頭像 發表于 04-09 10:02 ?328次閱讀
    ADL5390 RF矢量<b class='flag-5'>乘法器</b><b class='flag-5'>技術</b>手冊

    ADA-28F00WG乘法器Marki

    ADA-28F00WG是一種高性能的模擬乘法器,能夠將兩個輸入信號(電壓或電流)進行乘法運算,并輸出其結果。ADA-28F00WG乘法器采用高質量材料制造,并結合了最新的肖特基二極管和
    發表于 02-12 09:25

    求助,LMX2572LP參考時鐘路徑中的乘法器MULT的輸入頻率范圍問題求解

    在lmx2572LP的參考時鐘輸入路徑中,有一個乘法器MULT,其輸入頻率范圍在手冊中描述為10Mhz~40MHz。當我在TICS Pro軟件中進行配置時,這個乘法器提示我“Maximum
    發表于 11-08 11:36

    MPY634做基本乘法器遇到的疑問求解

    我是按圖所接.X2,Y2直接接地.但是乘法器輸出波形會跳.示波器是用直流偶合.DC一時是正的一時是負的.怎么回事?
    發表于 09-25 06:06

    請問如何用VCA810實現模擬乘法器

    我在《德州儀器高性能單片機和模擬器件在高校中的應用和選型指南》中看見,書中說VCA810可以做為模擬乘法器使用,但是應用手冊里的公式卻不是V0=VC*Vin,而是一個帶指數向的公式,所以我很好
    發表于 09-23 07:11

    請問VCA822做成四象限乘法器的帶寬是多少?

    如題,根據VCA822數據手冊中的四象限乘法器的原理圖,該電路的帶寬能達到多少?
    發表于 09-11 06:12

    CDCS504-Q1時鐘緩沖器和時鐘乘法器數據表

    電子發燒友網站提供《CDCS504-Q1時鐘緩沖器和時鐘乘法器數據表.pdf》資料免費下載
    發表于 08-23 10:35 ?0次下載
    CDCS504-Q1時鐘緩沖器和時鐘<b class='flag-5'>乘法器</b>數據表

    CDCVF25084時鐘乘法器數據表

    電子發燒友網站提供《CDCVF25084時鐘乘法器數據表.pdf》資料免費下載
    發表于 08-22 11:33 ?0次下載
    CDCVF25084時鐘<b class='flag-5'>乘法器</b>數據表

    CDCF5801A具有延遲控制和相位對準的時鐘乘法器數據表

    電子發燒友網站提供《CDCF5801A具有延遲控制和相位對準的時鐘乘法器數據表.pdf》資料免費下載
    發表于 08-22 10:56 ?0次下載
    CDCF5801A具有延遲控制和相位對準的時鐘<b class='flag-5'>乘法器</b>數據表

    CDCF5801時鐘乘法器數據表

    電子發燒友網站提供《CDCF5801時鐘乘法器數據表.pdf》資料免費下載
    發表于 08-22 10:37 ?1次下載
    CDCF5801時鐘<b class='flag-5'>乘法器</b>數據表

    CDCE906 PLL頻率合成器/乘法器/分頻器數據表

    電子發燒友網站提供《CDCE906 PLL頻率合成器/乘法器/分頻器數據表.pdf》資料免費下載
    發表于 08-22 09:30 ?0次下載
    CDCE906 PLL頻率合成器/<b class='flag-5'>乘法器</b>/分頻器數據表

    CDCS503帶可選SSC的時鐘緩沖器/時鐘乘法器數據表

    電子發燒友網站提供《CDCS503帶可選SSC的時鐘緩沖器/時鐘乘法器數據表.pdf》資料免費下載
    發表于 08-22 09:18 ?0次下載
    CDCS503帶可選SSC的時鐘緩沖器/時鐘<b class='flag-5'>乘法器</b>數據表

    CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表

    電子發燒友網站提供《CDCE706可編程3-PLL時鐘合成器/乘法器/分頻器數據表.pdf》資料免費下載
    發表于 08-22 09:16 ?0次下載
    CDCE706可編程3-PLL時鐘合成器/<b class='flag-5'>乘法器</b>/分頻器數據表

    請問帶有乘法器的信號鏈噪聲帶寬如何確定?

    有一個信號鏈路,前級運放設置的帶寬是100K-110K,增益為10倍,輸入信號也在這個帶寬內,然后后面經過一個乘法器,將信號頻譜搬移到0-10K這個帶寬內,后級放大電路的帶寬也設置到0-10K,增益設置為10倍,那么假設最前端輸入電壓噪聲密度為10nV/sqrt(Hz),輸出電壓噪聲應為多少呢?
    發表于 08-15 08:00