女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何設計用于EMI的PCB基本疊層

PCB線路板打樣 ? 來源:ct ? 2019-08-14 03:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群


本系列的第1部分描述了數字信號如何通過PC板傳播[參考文獻1]。 1,2,5,6]。在第2部分中,我們將研究特定的電路板設計,以實現低EMI。我在客戶的電路板設計中看到的最大問題是層疊不良。

重申第1部分中的兩個基本規則并實現數字信號電源(瞬態)是在電介質層中移動的電磁波,我們看到PC板設計有兩個非常重要的原則:

PC板上的每個信號和電源走線(或平面)都應該

傳輸線中的數字信號傳播實際上是銅跡線和GRP之間空間中電磁場的移動。

要構建傳輸線,你需要兩個相鄰的金屬片來捕獲或包含場地。例如,相鄰接地返回平面(GRP)上的微帶線或與GRP相鄰的帶狀線或與GRP相鄰的功率跡線(或平面)。例如,在電源和接地參考平面之間定位多個信號層將導致快速信號的真正EMI問題。觀察這兩個規則將決定層疊。

換句話說,每個信號或功率跟蹤(路由功率)必須具有相鄰的GRP,并且所有功率平面應具有相鄰的GRP。多個GRP應與拼接過孔矩陣連接在一起。在本文中,我們將研究幾種堆疊設計。

典型的六層設計(Altium)
我經常看到的一個疊加是這個六層設計(圖1)。這在20世紀90年代到21世紀初可能運行良好,但是今天的速度和混合信號技術要快得多,這是EMI災難的秘訣。這有兩個問題:底部的兩個信號層以電源平面為參考,電源和接地返回平面不相鄰且距離太遠。


圖1.一種非常常見但很差的EMI疊層設計(6層示例)。信號層4和6以功率為參考,而GRP和功率平面不相鄰,其間有兩個信號層。這將耦合這兩個信號層上的電源瞬變。


除少數例外(一些DDR RAM電源和信號(例如)電流想要返回其源,這些源以GRP為參考。將這些信號引用到電源平面是非常具有EMI風險的,因為沒有明確定義的返回路徑,除了通過平面到平面的電容,在這種情況下相對較小。此外,返回路徑中的這些間隙導致場泄漏到電路板介電層的其他區域。反過來,這會導致交叉耦合和輻射EMI。

當我們將功率和GRP分成兩個信號層時,會出現第二個問題。任何電網瞬變都將在介電層內交叉耦合,沿著路徑耦合到層3和4上的任何信號跡線。如果這些平面間隔超過3-4密耳,您也會失去任何平面到平面的電容效益。

以下是幾個想法適用于符合數字信號傳播傳輸線方面的PC板疊加。

四層板:設計1
良好的四層電路板堆疊,可提高EMI(圖2)。我們使用路由或傾倒功率以及第2層和第3層上的信號來代替電源平面。因此,每個信號/功率跡線與GRP相鄰。此外,只要兩個GRP通過拼接過孔矩陣連接在一起,就可以輕松地在所有層之間運行過孔。如果沿著周邊(例如,每隔5mm)運行一排縫合過孔,則會形成法拉第籠。


圖2.這種良好的四層電路板疊層可提高EMI,使信號和布線功率保持在接地參考平面附近。


四層板:設計2
另一方面,如果您更愿意訪問信號和路由/傾倒的電源線,您可以簡單地反轉層對,這樣兩個GRP層位于中間,兩個信號層位于中間在頂部和底部,具有布線功率和足夠的去耦電容,而不是電源平面(圖3)。


圖3.這種用于改善EMI的良好的四層電路板疊層將接地參考平面放置在電路板內。結果


對于這兩種設計,您希望運行一種縫合過孔圖案,將兩個GRP連接起來,最大距離為1厘米。

八層板(Altium)
四層和八層板設計(圖4)遵循保持良好傳輸線設計的兩個基本規則。此外,對于八層設計,功率和GRP平面現在相距4密耳,提供相當好的平面到平面電容。更接近甚至會更好。例如,1密耳至3密耳的間隔對于最小化EMI是理想的。所有GRP應與1 cm的過孔圖案拼接在一起。


圖4.良好的EMI疊層設計(8層示例)。所有信號層都參考相鄰的GRP,而功率也參考相鄰的GRP。


當然,在信號和GRP或功率和GRP之間創建正確的傳輸線對還有很多次迭代。

兩層電路板怎么樣?
簡單,只需在第1層運行信號和路由電源,并在第2層使用GRP。那么,這可能適用于昨天的技術。在今天的技術中,我們經常需要使用至少兩層來運行信號。答案是在兩條信號走線之間運行“三聯體”和接地回路(圖5)。這是恩智浦半導體高級應用工程師Daniel Beeker的一個想法[參考文獻5]。


圖5.信號路由三元組的示例,以及嘗試保留路由功率的傳輸線原理。禮貌:Daniel Beeker,恩智浦半導體


在這里,我們看到了保護路由功率的傳輸線特性。該示例還顯示了模擬信號跡線,它們之間具有接地返回跡線 - 路由“三重態”。由于在每個信號走線和返回走線之間充分捕獲電磁場,因此幾乎沒有場泄漏。

如果您愿意要了解更多有關在PC板上設計EMI合規性的信息,我還建議Rick Hartley作為他為期2天的研討會的優秀來源(參考文獻6)。最后,我要感謝Ralph Morrison,Dan Beeker和Rick Hartley,他們真正教我電路板中的快速信號[參考文獻3,4,5,6]。

本系列的第3部分將討論電路部分的劃分,高速走線的布線以及一些其他布局實踐,以幫助降低EMI。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4371

    文章

    23526

    瀏覽量

    410674
  • emi
    emi
    +關注

    關注

    53

    文章

    3762

    瀏覽量

    131481
  • 可制造性設計

    關注

    10

    文章

    2065

    瀏覽量

    16116
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    43971
  • 華秋DFM
    +關注

    關注

    20

    文章

    3505

    瀏覽量

    5588
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    如何為EMC設計選擇PCB結構

    在設計電磁兼容性(EMC)表現優異的 PCB 時,結構的選擇是需要掌握的核心概念之一。
    的頭像 發表于 07-15 10:25 ?2244次閱讀
    如何為EMC設計選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結構

    隆基最新Nature:非對稱自組裝分子刷新鈣鈦礦/硅電池效率至34.58%!

    在絨面硅基板上實現高有序、均勻覆蓋的自組裝單分子(SAMs)是提升鈣鈦礦/硅電池(TSCs)效率的關鍵難題。本文開發了一種不對稱自組裝單分子HTL201作為空穴選擇
    的頭像 發表于 07-11 09:03 ?637次閱讀
    隆基最新Nature:非對稱自組裝分子刷新鈣鈦礦/硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池效率至34.58%!

    Allegro Skill工藝輔助之導入模板

    PCB設計中,導入模板能夠確保設計的標準化和規范化,避免因手動設置參數而可能出現的錯誤或不一致情況。
    的頭像 發表于 07-10 17:10 ?1772次閱讀
    Allegro Skill工藝輔助之導入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設計避坑指南

    每次PCB設計最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問題?問題的根源可能藏在你看不見的地方——PCB結構。當你的設計
    的頭像 發表于 06-25 07:36 ?1820次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計避坑指南

    PCB設計避坑指南

    每次PCB設計最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問題?問題的根源可能藏在你看不見的地方—— PCB結構 。 當你
    發表于 06-24 20:09

    天合光能再度刷新組件功率世界紀錄

    繼6月9日宣布鈣鈦礦/晶體硅30.6%組件效率及829W組件功率雙世界紀錄后,天合光能今日再傳喜訊——
    的頭像 發表于 06-13 15:58 ?409次閱讀

    天合光能鈣鈦礦晶體硅組件再次刷新世界紀錄

    天合光能宣布,其光伏科學與技術全國重點實驗室自主研發的大面積鈣鈦礦/晶體硅組件在轉換效率方面取得重大突破,經德國夫瑯禾費太陽能研究所(Fraunhofer ISE)獨立測試認證,面積為1185cm2的實驗室
    的頭像 發表于 06-11 16:03 ?378次閱讀

    捷多邦專家解讀:如何選擇最優PCB方案?

    PCB設計中,多層板的設計直接影響信號完整性、電源分配和EMC性能。合理的結構不僅能提升電路板的可靠性,還能優化生產成本。作為行業
    的頭像 發表于 05-11 10:58 ?245次閱讀

    HDMI2.0濾波保護共模濾波器介紹

    HDMI2.0面臨的電磁兼容問題,包括高頻信號輻射干擾、共模和差模干擾、線纜輻射干擾及特定頻率干擾。為應對這些問題,提出了由TSGM2012F900TF和TSGM0806D900TF共模濾波器組成的復合濾波方案,該方案通過小型化
    發表于 05-07 17:25 ?0次下載

    效率超30%!雙面鈣鈦礦/晶硅電池的IBC光柵設計與性能優化

    全球正致力于提升鈣鈦礦光伏電池的效率,其中太陽能電池(TSCs)因其高效率、低熱損耗和易于集成成為研究熱點。本研究采用美能絨面反射儀RTIS等先進表征手段,系統分析了雙面鈣鈦礦/硅
    的頭像 發表于 04-16 09:05 ?554次閱讀
    效率超30%!雙面鈣鈦礦/晶硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池的IBC光柵設計與性能優化

    天合光能鈣鈦礦晶體硅技術再破世界紀錄

    今日,位于天合光能的光伏科學與技術全國重點實驗室宣布鈣鈦礦晶體硅技術再破紀錄,其自主研發的210mm大面積鈣鈦礦/晶體硅兩端太陽電池,經德國夫瑯禾費太陽能研究所下屬的檢測實驗室
    的頭像 發表于 04-11 15:50 ?449次閱讀

    高頻 PCB 設計:牽一發而動全身,優化策略大起底

    電子設備中尤為重要。 RF PCB堆疊的關鍵組件: 信號:通常,信號用于承載RF信號,這些的設計需要考慮阻抗匹配和信號完整性。 接地層
    的頭像 發表于 03-07 13:46 ?429次閱讀
    高頻 <b class='flag-5'>PCB</b> <b class='flag-5'>疊</b><b class='flag-5'>層</b>設計:牽一發而動全身,優化策略大起底

    PCB板EMC/EMI的設計技巧

    隨著 IC 器件集成度的提高、設備的逐步小型化和器件的速度愈來愈高, 電子產品中的 EMI 問題也更加嚴重。從系統設備 EMC/EMI 設計的觀點來看,在設備的PCB 設計階段處理好 EMC/
    發表于 11-18 15:02 ?7次下載

    如何根據貼片電感參數進行選型

    如何根據貼片電感參數進行選型 gujing 編輯:谷景電子 對于大部分電子設備來說,貼片電感的選擇是一個特別重要的部分,它直接影響到電路的性能和穩定性。即使我們已經在多篇文章中
    的頭像 發表于 10-18 19:14 ?557次閱讀

    AMEYA360:太陽誘電應對 165℃的金屬類功率電感器實現商品化!

    最大值)等 4 個產品的商品化。通過本公司獨有的金屬類材料和工藝的提高,在金屬類功率電感器中實現了使用溫度上限 165℃。 這些商品用于
    的頭像 發表于 08-06 11:10 ?627次閱讀
    AMEYA360:太陽誘電應對 165℃的<b class='flag-5'>疊</b><b class='flag-5'>層</b>金屬類功率電感器實現商品化!