女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

關于晶片封裝的過程解析

M93f_興芯微 ? 來源:djl ? 2019-08-25 09:36 ? 次閱讀

目前常見的封裝有兩種,一種是電動玩具內常見的,黑色長得像蜈蚣的 DIP 封裝,另一為購買盒裝 CPU 時常見的 BGA 封裝。

告訴你什么是封裝

經過漫長的流程,從設計到制造,終于獲得一顆 IC 芯片了。然而一顆芯片相CPU 使用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封裝)等。因為有太多種封裝法,以下將對 DIP 以及 BGA 封裝做介紹。

傳統封裝,歷久不衰

首先要介紹的是雙排直立式封裝(Dual Inline Package;DIP),從下圖可以看到采用此封裝的 IC 芯片在雙排接腳下,看起來會像條黑色蜈蚣,讓人印象深刻。此封裝法為最早采用的 IC 封裝技術,具有成本低廉的優勢,適合小型且不需接太多線的芯片。但是,因為大多采用的是塑料,散熱效果較差,無法滿足現行高速芯片的要求。因此,使用此封裝的,大多是歷久不衰的芯片,如下圖中的 OP741,或是對運作速度沒那么要求且芯片較小、接孔較少的 IC 芯片。

至于球格陣列(Ball Grid Array,BGA)封裝,和 DIP 相比封裝體積較小,可輕易的放入體積較小的裝置中。此外,因為接腳位在芯片下方,和 DIP 相比,可容納更多的金屬接腳。相當適合需要較多接點的芯片。然而,采用這種封裝法成本較高且連接的方法較復雜,因此大多用在高單價的產品上。

▲ 左圖為采用 BGA 封裝的芯片。右圖為使用覆晶封裝的 BGA 示意圖。

行動裝置興起,新技術躍上舞臺

然而,使用以上這些封裝法,會耗費掉相當大的體積。像現在的行動裝置、穿戴裝置等,需要相當多種元件,如果各個元件都獨立封裝,組合起來將耗費非常大的空間,因此目前有兩種方法,可滿足縮小體積的要求,分別為 SoC(System On Chip)以及 SiP(System In Packet)。

智能手機剛興起時,在各大財經雜志上皆可發現 SoC 這個名詞,然而 SoC 究竟是什么東西?簡單來說,就是將原本不同功能的 IC,整合在一顆芯片中。根據這個方法,不單可以縮小體積,還可以縮小不同 IC 間的距離,提升芯片的計算速度。至于制作方法,便是在 IC 設計階段時,將各個不同的 IC 放在一起,再透過先前介紹的設計流程,制作成一張光罩。

然而,SoC 并非只有優點,要設計一顆 SoC 需要相當多的技術配合。IC 芯片各自封裝時,各有封裝外部保護,且 IC 與 IC 間的距離較遠,比較不會發生交互干擾的情形。但是,當將所有 IC 都包裝在一起時,就是噩夢的開始。IC 設計廠要從原先的單純設計 IC,變成了解并整合各個功能的 IC,增加工程師的工作量。此外,也會遇到很多的狀況,像是通訊芯片的高頻訊號可能會影響其他功能的 IC 等情形。

此外,SoC 還需要獲得其他廠商的 IP(intellectual property)授權,才能將別人設計好的元件放到 SoC 中。因為制作 SoC 需要獲得整顆 IC 的設計細節,才能做成完整的光罩,這同時也增加了 SoC 的設計成本。

折衷方案,SiP 現身

作為替代方案,SiP 躍上整合芯片的舞臺。和 SoC 不同,它是購買各家的 IC,在最后一次封裝這些 IC,如此便少了 IP 授權這一步,大幅減少設計成本。此外,因為它們是各自獨立的 IC,彼此的干擾程度大幅下降。

采用 SiP 技術的產品,最著名的非 Apple Watch 莫屬。因為 Watch 的內部空間太小,它無法采用傳統的技術,SoC 的設計成本又太高,SiP 成了首要之選。由于 SiP 技術,不單可縮小體積,還可拉近各個 IC 間的距離,成為可行的折衷方案。下圖便是 Apple Watch 芯片的結構圖,可以看到相當多的 IC 包含在其中。

關于晶片封裝的過程解析

▲ Apple Watch 中采用 SiP 封裝的 S1 芯片內部配置圖

完成封裝后,便要進入測試的階段,在這個階段便要確認封裝完的 IC 是否有正常的運作,正確無誤之后便可出貨給組裝廠,做成我們所見的電子產品。至此,半導體產業便完成了整個生產的任務。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    459

    文章

    52199

    瀏覽量

    436361
  • 智能手機
    +關注

    關注

    66

    文章

    18610

    瀏覽量

    183072
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    LED小芯片封裝技術難點解析

    本文從關于固晶的挑戰、如何選用鍵合線材、瓷嘴與焊線參數等幾個方面向大家闡述在微小化的趨勢下關于LED小芯片封裝技術難點解析
    發表于 03-17 14:29 ?4099次閱讀

    晶片邊緣蝕刻機及其蝕刻方法

      晶片邊緣的蝕刻機臺,特別是能有效地蝕刻去除晶片邊緣劍山的一種蝕刻機,在動態隨機存取存儲單元(dynamic random access memory,DRAM)的制造過程中,為了提高產率,便采用
    發表于 03-16 11:53

    倒裝芯片和晶片封裝技術及其應用

    發展趨勢的推動下,制造商開發出更小的封裝類型。最小的封裝當然是芯片本身,圖1描述了IC從晶片到單個芯片的實現過程,圖2為一個實際的晶片
    發表于 08-27 15:45

    倒裝晶片的定義

    晶片電氣面朝上,而倒裝晶片的電氣面朝下,相當于將前者翻轉過來, 故稱其為“倒裝晶片”。在晶圓盤(Waff1∝)上晶片植完球后,需要將其翻轉,送入貼片機,便于貼裝,也由 于這一翻轉
    發表于 11-22 11:01

    Maxim晶片封裝安裝指南

    摘要:晶片封裝(WLP)允許集成電路(IC)面向下安裝在印刷電路板(PCB)上,芯片的焊盤通過單獨的焊點與PCB連接。本文討論了晶片封裝技術及其優勢,描述了Maxim WLP的PC
    發表于 04-21 11:36 ?1814次閱讀

    晶片封裝技術應用手冊

    國際整流器公司的晶片封裝(Wafer Level Package)器件將最近的芯片設計與最新的封裝技術結合使具有最可能小的體積。首先使用WLP 技術的產品是HEXFET 功率MOSFET 器件的FlipFET 系列,FlipF
    發表于 05-19 18:18 ?0次下載
    <b class='flag-5'>晶片</b>級<b class='flag-5'>封裝</b>技術應用手冊

    電源設計過程解析

    本內容介紹了電源設計過程解析
    發表于 05-31 17:21 ?530次下載
    電源設計<b class='flag-5'>過程</b>全<b class='flag-5'>解析</b>

    關于黑客滲透思路解析

    關于黑客滲透思路解析
    發表于 09-07 09:47 ?18次下載
    <b class='flag-5'>關于</b>黑客滲透思路<b class='flag-5'>解析</b>

    芯片制造全過程科普

    芯片制作完整過程包括芯片設計、晶片制作、封裝制作、測試等幾個環節,其中晶片制作過程尤為的復雜。
    的頭像 發表于 12-10 09:47 ?4870次閱讀

    晶片清洗及其對后續紋理過程的影響

    殘留物由不同量的聚乙二醇或礦物油(切削液)、鐵和銅的氧化物、碳化硅和研磨硅,這些殘留物可以通過鋸切過程中產生的摩擦熱燒到晶片表面,為了去除這些殘留物,需要選擇正確的化學物質來補充所使用的設備。 在晶片清洗并給予
    發表于 03-15 16:25 ?607次閱讀
    <b class='flag-5'>晶片</b>清洗及其對后續紋理<b class='flag-5'>過程</b>的影響

    LED封裝晶片便攜式推拉力測試機

    博森源LED封裝晶片便攜式推拉力測試機是一種非常實用的測試設備,可以方便地進行LED封裝晶片的推拉力測試,從而保證LED產品的質量。該測試機具有便攜式設計、數字顯示屏、高精度、高穩定性
    的頭像 發表于 05-31 10:05 ?895次閱讀
    LED<b class='flag-5'>封裝</b><b class='flag-5'>晶片</b>便攜式推拉力測試機

    Zeta拓撲電源原理及工作過程解析

    Zeta拓撲電源原理及工作過程解析
    的頭像 發表于 11-24 17:18 ?5665次閱讀
    Zeta拓撲電源原理及工作<b class='flag-5'>過程</b><b class='flag-5'>解析</b>

    Cuk 拓撲電源原理及工作過程解析

    Cuk 拓撲電源原理及工作過程解析
    的頭像 發表于 11-24 17:32 ?1896次閱讀
    Cuk 拓撲電源原理及工作<b class='flag-5'>過程</b><b class='flag-5'>解析</b>

    理解倒裝芯片和晶片封裝技術及其應用

    產品小型化和更輕、更薄發展趨勢的推動下, 制造商開發出更小的封裝類型。最小的封裝當然是芯片本身, 圖 1 描述了 IC 從晶片到單個芯片的實現過程, 圖 2 為一個實際的
    的頭像 發表于 12-14 17:03 ?758次閱讀
    理解倒裝芯片和<b class='flag-5'>晶片</b>級<b class='flag-5'>封裝</b>技術及其應用

    保護半導體晶片的“封裝”—保護晶片避免氣體或液體侵入

    完成打線的半導體晶片,為了防止外界物理性接觸或污染的侵入,需要以包裝或是封裝材料密封。
    的頭像 發表于 04-28 14:28 ?1155次閱讀
    保護半導體<b class='flag-5'>晶片</b>的“<b class='flag-5'>封裝</b>”—保護<b class='flag-5'>晶片</b>避免氣體或液體侵入