PLD設計方法及步驟
?
1、PLD器件的設計步驟
1.電路邏輯功能描述
PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語言描述,原理圖描述是一種直觀簡便的方法,它可以將現有的小規模集成電路實現的功能直接用PLD器件來實現,而不必去將現有的電路用語言來描述,但電路圖描述方法無法做到簡練;硬件描述語言描述是可編程器件設計的另一種描述方法,語言描述可能精確和簡練地表示電路的邏輯功能,現在在PLD的設計過程中廣泛使用,并且有更加滸的趨勢,常用的硬件描述語言有ABEL,VHDL語言等,其中ABEL是一種簡單的硬件描述語言,其支持布爾方程、真值表、狀態機等邏輯描述,適用于計數器、譯碼器、運算電路、比較器等邏輯功能的描述;VHDL語言是一種行為描述語言,其編程結構類似于計算機中的C語言,在描述復雜邏輯設計時,非常簡潔,具有很強的邏輯描述和仿真能力,是未來硬件設計語言的主流。
2.計算機軟件的編程及模擬
不管是用硬件描述語言描述的邏輯還是用原理圖描述的邏輯,必須通過計算機軟件對其進行編譯,將其描述轉換為經過化簡的布爾代數表達式(即通常的最簡與或表達式),編譯軟件再根據器件的特點將表達式適配進具體的器件,最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件,簡稱為JED文件)。
通常在將用戶設計的邏輯下載到具體器件中前,為了檢查設計的結果是否正確,通常可以通過計算機軟件進行模擬,檢查其設計結果是不否與設計要求相符。
3.通過編程器將JED文件下載到PLD器件中
在上步中形成的熔斷絲文件必須下載到PLD器件中去才能實現設計的要求,熔斷絲文件的下載一般須通過編程器進行下載。
編程器是一種專門用于對可編程器(如EPROM,EEPROM,GAL,CPLD,PAL等)進行編程的專業設備,常見的編程器有***河洛公司的ALL系列、南京西爾特公司的Super系列等。編程器通常通過計算機的并行打印器將JED文件下載到編程器中,編程器再將JED文件根據器件的特點將其寫入器件內部,從而達到下載的目的。下圖給出了PLD的設計過程。
2、 可編程器件設計軟件簡介
可編程器件的設計軟件種類很多,各大器件廠家及一些軟件公司都開發了一系列的設計軟件,正是由于這些軟件才推動了可編程器件的快速發展。
通常根據邏輯功能的描述方法分為:語言描述和原理圖描述設計兩大類。常見的如DATA I/O公司的BAEL語言、四通公司ASIC事業部開發的針對GAL器件的FM(Fast MAP)軟件等屬于語言描述類設計軟件;DATA I/O 公司的Synario軟件,Orcad公司的PLD等軟件屬于電路圖描述或電路圖描述與語言描述相拼命的軟件。這里主要以DATA I/O 公司的Synario軟件為例說明GAL器件的設計過程,同時該軟件還可以開發Lattice公司的pLSI器件和ispLSI器件等。
1.ABEL-HDL語言
ABEL-HDL語言是一種用語言來描述器件邏輯功能的設計語言,它與其它計算機語言一樣有一些關鍵字及一些規定。
ABEL-HDL基本算術運算符號
(1)基本的運算表示
ABEL-HDL語言運算可分為邏輯運算和算術運算。下面兩個表格分別列出了兩種運算的符號及功能,下面表格中紅底的項為時序電路中才會使用到。
ABEL-HDL基本邏輯運算符號
運算符 |
優先級 |
功能 |
例子 |
含義 |
! |
1 |
取反 |
!(AB) |
(AB)的非 |
& |
2 |
與運算 |
A&B |
A·B |
# |
3 |
或運算 |
A#B |
A+B |
$ |
4 |
異或運算 |
A$B |
A⊕B |
= |
賦值 |
A=5 |
將5賦給A | |
== |
? |
數值相等 |
A==1 |
用于判斷數值相等 |
!= |
? |
數值不等 |
A!=1 |
用于判斷數值不等 |
ABEL-HDL基本算術運算符號
運算符 |
功能 |
舉例 |
含義 |
+ |
算術加 |
C=A+B |
將A與B相加,將積再賦給C |
- |
算術減 |
| |
* |
算術乘 |
? |
|
/ |
算術除 |
? |
|
<<,>> |
左,右移位 |
A< |
將A左移B位 |
(2)關鍵字
關鍵字 |
作 用 |
舉 例 |
module |
說明模塊的開始,與END對應 |
MODULE tran |
End |
模塊的結束 |
END |
Title |
說明模塊的名稱(可省略) |
Title 'U2 is a decode' |
Equations |
表明與器件相關的方程式的開始 |
|
Pin |
說明器件I/O的引腳 |
CLK,A Pin 1,2; |
Istype |
說明輸出信號的屬性 |
A Pin 19 istype 'COM'; |
Test_vectors |
測試向量的開始 |
? |
Truth_table |
真值表的開始 |
? |
When then Else |
當什么時就怎樣,否則怎樣 |
When b then c=0 esle a=b |
If then else |
? |
|
3)ABEL語言設計舉例
例 寫出全加器的ABEL-HDL語言的源文件。
分析:在組合邏輯電路中我們分析了全加器的電路,我們可以用真值表、邏輯表達式、電路圖等幾種方式來描述其邏輯功能。其表達式寫為:
其值表可寫為:
Ci |
A |
B |
Co |
S |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
該邏輯用真值表和表達式皆可以表示,即ABEL的源文件可以有兩種表達方式。
源文件1:用表達式來表示
源文件 |
說 明 |
Module FSUM; |
模塊定義,FSUM為模塊名,每行結束用分號結束 |
A,B,Ci pin 1,2,3; |
定義A,B,Ci對應管腳1,2,3 |
S,Co pin 19,18 istype 'com'; |
定義S,Co的管腳,并定義其為組合邏輯電路輸出 |
Equations |
表示下面一段為邏輯表達式 |
S=A$B$Ci; |
|
Co=A&B+A&Ci+B&Ci; |
? |
Test_vectors ([Ci,A,B]->[Co,S]) |
測試向量定義,下面為測試向量用于模擬邏輯功能 |
[0,0,0]->[0,0]; |
? |
[0,0,1]->[0,1]; |
? |
[0,1,0]->[0,1]; |
? |
[0,1,1]->[1,0]; |
? |
[1,0,0]->[0,1]; |
? |
[1,0,1]->[1,0]; |
? |
[1,1,0]->[1,0]; |
? |
[1,1,1]->[1,1]; |
? |
End |
模塊結束 |
源文件2:用真值表來表示
只要將上面的源文件中Equations起的三行用下面一段代替即可。
Truth_table ([Ci,A,B]->[Co,S]) |
[0,0,0]->[0,0]; |
[0,0,1]->[0,1]; |
[0,1,0]->[0,1]; |
[0,1,1]->[1,0]; |
[1,0,0]->[0,1]; |
[1,0,1]->[1,0]; |
[1,1,0]->[1,0]; |
[1,1,1]->[1,1]; |
2.原理圖輸入法
ABEL-HDL語言作為一種邏輯描述語言可以進行PLD的設計,但由于有一些電路已經有了圖紙,人們希望能直接將原理圖寫入PLD電路中去,省去進行程序設計的時間,隨著計算機圖形化界面的發展,現在利用電路圖進行邏輯描述的軟件功能愈來愈多。
下圖為一半加器的電路圖,從圖上可看出其包括以下幾個部分:
(1)邏輯符號:它可以是標準符號庫的符號,也可以是代表其它電路功能的符號,如圖中的異或門、與門符號,它代表了異或、與門的功能,但在軟件上常常是英制的符號,所以讀者使用是應加以注意;
(2)連線:用來連接各個符號,其功能相當于實際電路的導線;
(3)I/O標志:它用來標明電原理圖的輸入、輸出信號,信號的方向(輸入、輸出、雙向),及輸入/輸出腳對應于器件引腳號;
(4)圖片和文字:用于幫助說明電路的功能,便于理解電路的原理,對整個電路原理沒有實際意義。
3、 可編程邏輯器件設計舉例
1.用ABEL語言設計
(1)啟動Synario軟件并創建一個新的設計項目
? 在Windows 95的程序組上執行Synario,屏幕中的出現Synario軟件的開始界面。
? 在 File菜單中選擇New Profect…項,鍵入新的項目名如SUM。如下圖所示。
在實際使用時應注意該項目所處的目錄位置,否則當退出當前操作后就找不到前的設計,當前的目錄位置可由上圖的右框中可以看出;另外還須注意的是,新的項目名一般不要使用中文當文件名。
(2)選擇器件
雙擊Virtual Device,將出現Choose Device的對話框,如下圖;在Device Kit中選擇到GAL16V8,單擊OK按鈕選中該器件。
(3)選擇源文件的類型
可編程邏輯設計的源文件可以是ABEL語言也可以原理圖,在Source菜單中選擇New,出現New話框后選擇ABEL-Module表示進行ABEL語言的輸入,輸入相應的模塊名及文件名。如下圖。
這里必須注意,ABEL的模塊名不可以使用中文作為文件名,否則無法進行編譯。
(4)輸入ABEL語言源程序? 在對應的源文件編輯器中輸入相應的源文件,在輸入時關鍵字可以是大寫,也可以是小寫字母,但變量的大小寫不能改變,否則在編譯時將報錯。如下圖。
(5)源文件編譯
在項目管理器下,選擇左邊方框中對應于源文件的文件名,雙擊右邊區域中的Reduce Logic可以看到如上圖所示的編譯過程,如源文件無誤,則編譯器最終給出編譯報告,說明完成該邏輯所需要的資源及經化簡后的邏輯表達式;如源文件存在問題問題,則編譯器會說明錯誤的原因及地方。
(6)熔斷絲文件形成
在項目管理器左邊的區域選擇使用的器件(GAL16V8),雙擊右邊區域中的Create Fuse Map, 可看到如下圖所示的熔斷絲文件的形成過程,如報設計的邏輯報需要的資源GAL16V8可以實現的話,將最終形成擴展名為.JED的熔斷絲文件。
(7)程序下載
JED的文件須下載到具有的GAL器件中,才能完成其最終的設計,下載JED文件到GAL須用專門的硬件設計,這種專門的的設備即通常講的編程器。這種設備與計算機的并口或串口相連,通過相應軟件將JED文件下載到GAL器件中到。如下圖給出了Super編程器下載JED文件的畫面。
在利用編程器進行下載時,首先選擇器件的廠家,不同的廠家器件特性有所不同,故應選擇對應的生產廠家,其次選擇器件的型號,這時可以將需要下載的JED文件讀入緩沖區,最后對器件進行編程,編程器將JED文件下載后還自動進行一次校驗,如器件工作正常,則編程 器軟件可告知下載正常,否則說明器件損壞。
由于GAL器件是使用CMOS工藝生產的器件,故在對GAL器件編程時應注意計算機及編程器的接地是否良好,工作人員的人體是否帶靜電。
2.原理圖輸入設計法
原理圖輸入法的使用前面步驟與ABEL語言設計的前兩步相同,下面是原理圖設計的步驟:
(1)選擇源文件類型中選擇Schematic,輸入對應的圖形文件名后將出現下圖所示的原理圖輸入界面。
(2)添加元件:選擇菜Add中的Symbol命令,屏幕出現Symbol Libraries對話框,選擇需要的件,其中:? GATE:邏輯門電路;ARITHS:數學運算元件;IOPAD:輸入輸出元件;MUXEX:多路選擇開關 ;REGS:寄存器。
(3)連接兩元件:從Add菜單中選擇Wire,用MOUSE左鍵在須連接處單擊后,拖動MOUSE到另一點再單擊就將兩點連接上了。
(4)在輸入輸出端連上輸入/輸出元件:在菜單Add上選擇Symbol中的IOPAD元件,在電路的輸入/輸出畫上IOPAD元件。
(5)給接口輸出端賦名:從Add菜單中選擇Net Name項,從屏幕底部輸入欄中輸入網絡名并按回車,網絡名會粘在光標上隨MOUSE一起移動,將光標移到輸入或輸出端單擊,網絡名就被 放置在輸入/輸出處。
(6)給接口的輸入輸出端標注類型:在Add菜單中選擇I/O Markers,輸對應的輸入輸出標上輸入與輸出的標記。
(7)給器件鎖定管腳:從Add中選擇Symbol Attribute將MOUSE光標移到輸入輸出端的IOPAD上單擊,將SynarioPin=*中的*改為所須的輸出管腳號。
到此一個完整的原理圖已經輸入完畢,將電路圖保存后退出后就可以與ABEL_HDL語言一樣進行編譯,最終開成JED文件。
評論