近年來，因為新能源汽車、光伏及儲能、各種電源應(yīng)用等下游市場的驅(qū)動，碳化硅功率器件取得了長足發(fā)展。更快的開關(guān)速度，更好的溫度特性使得系統(tǒng)損耗大幅降低，效率提升，體積減小，從而實現(xiàn)變換器的高效高功率密度化。但是，像碳化硅這樣的寬帶隙（WBG）器件也給應(yīng)用研發(fā)帶來了設(shè)計挑戰(zhàn)，因而業(yè)界對于碳化硅 MOSFET平面柵和溝槽柵的選擇和權(quán)衡以及其浪涌電流、短路能力、柵極可靠性等仍心存疑慮。

碳化硅MOSFET性能如何？

650V-1200V電壓等級的SiC MOSFET商業(yè)產(chǎn)品已經(jīng)從Gen 2發(fā)展到了Gen 3，隨著技術(shù)的發(fā)展，元胞寬度持續(xù)減小，比導(dǎo)通電阻持續(xù)降低，器件性能超越Si器件，浪涌電流、短路能力、柵氧可靠性等可靠性問題備受關(guān)注。那么SiC MOSFET體二極管能抗多大的浪涌電流？其短路能力如何？如何保證柵極可靠性？

SiC MOSFET的體二極管抗浪涌電流大小與芯片的大小成正比。像派恩杰半導(dǎo)體采用自己搭建的10ms正弦半波浪涌極限測試平臺和10us方波半波浪涌極限測試平臺對其1200V的SiC MOSFET P3M12080K3進(jìn)行抽樣測試10ms IFSM 》120A， 10us IFSM》1100A。

圖1 10ms浪涌極限測試平臺

圖2 10us浪涌極限測試平臺

至于短路能力，相較與Si IGBT，SiC MOSFET電流密度更高且柵極氧化層較薄，其短路能力要弱于Si IGBT，但其依然有一定的短路能力。

下表是派恩杰半導(dǎo)體部分產(chǎn)品短路能力：

表1 1200V/650V MOSFET器件短路耐量

派恩杰半導(dǎo)體針對柵極的可靠性是嚴(yán)格按照AEC-Q101標(biāo)準(zhǔn)進(jìn)行，在柵極分別加負(fù)壓和正壓（-4V/+15V）溫度175℃下進(jìn)行HTGBR和HTRB實驗1000h無產(chǎn)品失效。除了常規(guī)AEC-Q101中要求的1000h小時實驗，派恩杰半導(dǎo)體對于柵極壽命經(jīng)行了大量研究。由于SiC/SiO2界面存在比Si/SiO2更大數(shù)量級的雜質(zhì)缺陷，因此SiC MOSFET通常擁有更高的早期失效概率。為了提高SiC MOSFET的柵極可靠性，通過篩選識別并出早期失效非常重要。派恩杰半導(dǎo)體通過TDDB實驗建立柵氧加速模型并建立篩選機制來消除潛在的失效可能***）。

除了TDDB外，當(dāng)正常器件使用時，由于半導(dǎo)體-氧化界面處缺陷的產(chǎn)生或充放電，SiC MOSFET的閾值電壓會有漂移現(xiàn)象，閾值電壓的漂移可能對器件長期運行產(chǎn)生明顯影響。派恩杰半導(dǎo)體在高溫條件下給SiC MOSFET施加恒定的DC偏壓，觀察其閾值電壓的變化量。一般施加正向偏壓應(yīng)力時，閾值電壓向更高的電壓偏移；施加負(fù)向偏壓應(yīng)力時，閾值電壓向更低的電壓偏移。這種效應(yīng)是由于SiC/SiO2界面處或附近的載流子捕獲引起的，負(fù)向高壓是MOS界面附近的空穴被俘獲，產(chǎn)生更多的空穴陷阱；相反正向高壓造成電子的俘獲。 當(dāng)然，也有的競品產(chǎn)品在施加正向偏壓應(yīng)力時，閾值電壓向更低的電壓偏移；施加負(fù)向偏壓應(yīng)力時，閾值電壓向更高的電壓偏移。這是由于可移動離子在SiC/SiO2界面積累造成的，正向的偏壓使得正性的可移動離子在SiO2/SiC界面積累，造成閾值電壓負(fù)向漂移；負(fù)向的偏壓使得正性的可移動離子在poly/SiO2界面積累，造成閾值電壓正偏。為評估器件在使用過程中閾值電壓漂移情況，派恩杰半導(dǎo)體進(jìn)行了大量BTI實驗，基于實驗數(shù)據(jù)建立了PBTI&NBTI模型，借助模型可知曉器件在不同溫度和柵壓情況下的閾值電壓漂移程度。以P3M12080K4產(chǎn)品為例，該產(chǎn)品在極端應(yīng)用情況下（PBTI:Vgs=19V，TA=150℃）使用20年閾值電壓的漂移情況（+0.348V），該產(chǎn)品在極端應(yīng)用情況下（NBTI:Vgs=-8V，TA=150℃）使用20年閾值電壓的漂移情況（-0.17V）。

Cascode、平面柵、溝槽柵優(yōu)缺點

為提高高壓電源系統(tǒng)能源效率，半導(dǎo)體業(yè)者無不積極研發(fā)經(jīng)濟(jì)型高性能碳化硅功率器件，例如Cascode結(jié)構(gòu)、碳化硅MOSFET平面柵結(jié)構(gòu)、碳化硅MOSFET溝槽柵結(jié)構(gòu)等。這些不同的技術(shù)對于碳化硅功率器件應(yīng)用到底有什么影響，該如何選擇呢？

首先，Cascode是指采用Si MOSFET和常開型的SiC JFET串聯(lián)連接，如圖3所示。當(dāng)Si MOSFET柵極為高電平時，MOSFET導(dǎo)通使得SiC JFET的GS短路，從而使其導(dǎo)通。當(dāng)Si MOSFET柵極為低電平時，其漏極電壓上升直至使SiC JFET的GS電壓達(dá)到其關(guān)斷的負(fù)壓時，這時器件關(guān)斷。Cascode結(jié)構(gòu)主要的優(yōu)點是相同的導(dǎo)通電阻有更小的芯片面積，由于柵極開關(guān)由Si MOSFET控制，使得客戶在應(yīng)用中可以沿用Si的驅(qū)動設(shè)計，不需要單獨設(shè)計驅(qū)動電路。

圖3 SiC Cascode結(jié)構(gòu)示意圖

派恩杰半導(dǎo)體認(rèn)為，Cascode結(jié)構(gòu)只是從Si產(chǎn)品轉(zhuǎn)向SiC產(chǎn)品的一個過渡產(chǎn)品，因為Cascode結(jié)構(gòu)完全無法發(fā)揮出SiC器件的獨特優(yōu)勢。首先，由于集成了Si MOSFET限制了Cascode的高溫應(yīng)用，特別是其高溫Rdson會達(dá)到常溫下的2倍；其次，器件開關(guān)是由Si MOSFET控制，因此開關(guān)頻率遠(yuǎn)低于正常SiC MOSFET器件，這是由于JFET和Si MOSFET的合封其dv/dt也只能達(dá)到10V/ns 以下，而SiC MOSFET的dv/dt通常可以到達(dá)30V/ns~80V/ns。這些缺點使得Cascode也無法減小無源元件的尺寸，從而達(dá)到減小整體系統(tǒng)體積和成本的需求；最后，雖然從Cascode結(jié)構(gòu)上是由SiC 高壓JFET器件來承受母線電壓，但是在開關(guān)過程中，MOSFET和JFET的輸出電容依然會分壓，當(dāng)回路中存在電壓震蕩時，低壓Si MOSFET依然有被擊穿的風(fēng)險。

SiC MOSFET溝槽柵的主要優(yōu)勢來源于縱向溝道，這不但提高了載流子遷移率（這是由于SiC（1120）晶面的遷移率高于（0001）晶面）而且可以縮小元胞尺寸從而有比平面型MOSFET更低的比導(dǎo)通電阻。然而，由于SiC非常堅硬，想要獲得均勻，光滑且垂直的刻蝕表面的工藝難度和控制要求都非常的高，這也是只有英飛凌和Rohm推出溝槽柵SiC MOSFET的原因。溝槽柵工藝不僅對工藝實現(xiàn)要求非常高，在可靠性方面也存在一定的風(fēng)險。首先，由于溝槽刻蝕后表面粗糙度和角度的限制使得溝槽柵的柵氧質(zhì)量存在風(fēng)險；其次，由于SiC的各向異性，溝槽側(cè)壁的氧化層厚度和溝槽底部的氧化層厚度不同，因此必須采用特殊的結(jié)構(gòu)和工藝來避免溝槽底部特別是拐角部分的擊穿，這也增加了溝槽柵柵氧可靠性的不確定性；最后，由于trench MOSFET的結(jié)構(gòu)，使得trench柵氧的電場強度要高于平面型，這也是Infineon和Rohm要做單邊和雙溝槽的原因。

SiC MOSFET平面柵則是最早也是應(yīng)用最廣泛的結(jié)構(gòu)，目前主流的產(chǎn)品均使用該結(jié)構(gòu)。派恩杰半導(dǎo)體產(chǎn)品采用的是也是平面柵MOSFET結(jié)構(gòu)。基于平面柵結(jié)構(gòu)，派恩杰已經(jīng)發(fā)布了650V-1700V各個電壓平臺的SiC MOSFET，而且已經(jīng)順利在新能源龍頭企業(yè)批量供貨，實現(xiàn)“上車”。