InP （磷化銦）滿足 6G 技術的要求。異構集成對于使 InP 走向成熟并將所有組件共同集成到一個完整的系統中至關重要。

?

面向未來幾代移動通信的技術

每十年預示著新一代的移動通信。幾代人以來，用戶數量急劇增長，每個用戶消耗的無線數據量都在不斷增加。“一開始，我們很高興能夠發送短信；今天，我們已經進入了第 5 代 (5G)，擁有超過 10 億人機和機器對機器連接，峰值數據速率為 10Gbits/sec。5G也是一個拐點。因為除了需要更多數據和更高速度的更多連接之外，我們現在還必須考慮如何啟用自動駕駛和全息存在等新用例。這一趨勢將繼續進入 6G，預計到 2030 年。我們預計峰值數據速率將超過 100Gbits/sec、極端覆蓋、無處不在的連接等等，” imec連接研發副總裁Michael Peeters 說。

磷化銦在高頻下提供功率和效率

為了實現這些非常高的數據速率，電信行業一直在提高頻率。6G 的愿景是解決 100GHz 以上的頻率——從 140GHz 左右的 D 波段開始將得到解決。Michael Peeters：“我們認為 100GHz 以上的最大挑戰是以足夠高的效率產生足夠的功率。對于 CMOS 和 SiGe 放大器，D 波段的飽和輸出功率不超過 15dBm，效率通常低于 10%，這非常低，因為像 64-QAM 這樣的流行調制方案需要運行超過 6dB低于該飽和輸出功率。效率也隨輸出功率下降超過線性。磷化銦 (InP) 是這些頻率的冠軍，輸出功率超過 20dBm，效率范圍為 20% 到 30%。InP 可以在所需的高頻下提供性能。尤其是當占地面積受到限制并且只能容納有限數量的天線時，InP 會率先在更小兩倍的足跡下將功耗降低兩倍。”

InP 的功耗低兩倍，占地面積小兩倍。來自 Claude Desset 等人，GlobeCom 研討會 2021。

使 InP 技術走向成熟

創建能夠處理高頻的 InP 晶體管（HBT，異質結雙極晶體管）首先需要成熟且具有成本效益的 InP 技術，其次需要一種將基于 InP 的組件與基于硅的組件共同集成到完整系統中的方法. 對于這兩個挑戰，諸如 InP 之類的 III-V 材料與 CMOS 的異質集成是關鍵。畢竟，校準、控制、波束形成和轉換器仍然需要 CMOS。

如今，InP 技術采用小型襯底晶圓（<6 英寸），基于電子束等類似實驗室的工藝，并使用與 CMOS 不兼容的金基觸點。能夠處理 InP 的脆性是最突出的挑戰之一。Imec 正在研究將 III-V 材料轉移到更便宜、更堅固的基板（如硅）上的技術。由于兩種材料之間存在較大的晶格失配，在硅上生長 InP 通常會引入缺陷，主要是螺紋位錯和平面缺陷。這些缺陷會引起泄漏電流，這會顯著降低設備性能或導致可靠性問題，因為缺陷會在高 RF 頻率下捕獲和釋放載流子。

納米脊工程捕獲硅上生長的 InP 中的缺陷??

為了解決在硅上直接生長 InP 時出現的缺陷，imec 提出了一種稱為納米脊工程的解決方案，該工藝依賴于在硅中的預圖案化結構或溝槽中選擇性地生長 III-V 族材料。這些高縱橫比的溝槽非常有效地捕獲狹窄底部的缺陷，并允許在溝槽外生長高質量、低缺陷率的材料。同時，過度生長的納米脊向頂部加寬，為器件堆棧形成堅實的基礎。如果減小納米脊之間的間距，甚至可以將它們合并以在本地創建一塊 III-V 材料板。

“最近，imec 展示了 InGaAs 53% 盒形納米脊，可以有效地捕獲溝槽中的螺紋位錯。納米脊在獨立和引導模板中都成功生長。我們目前正在使用相同的方法，將 InGaAs 納米脊工程與早期 InGaP/GaAs 納米脊 HBT 演示的見解相結合，以開發 140GHz 應用所需的異質結構堆棧。為了解決與下一代無線高數據速率通信系統所需的速度、效率和輸出功率相關的挑戰，我們設想在 300 毫米硅晶圓平臺上使用 InP HBT，” imec高級 RF 項目的項目總監Nadine Collaert說。

InGaAs 納米脊工程。

除了納米脊工程等直接生長方法外，InP 還可以通過仍然依賴小尺寸 InP 襯底作為起始材料的集成方案放置在硅上。在晶圓構造過程中，高質量 InP 基板被切割并分類為無圖案的瓷磚。這些瓷磚隨后被貼附到硅晶片上，進行平面化處理，并在工廠中進行處理。直接生長和晶圓重組選項在性能、成本和異構集成潛力方面各有利弊。

在硅襯底上集成 InP 與原生 InP 襯底的技術的高級比較。

系統級的協同集成方法?

通過直接生長或晶圓重構獲得成熟且具有成本效益的 InP 技術只是挑戰的一部分。由此產生的組件最終需要集成到一個完整的系統中，該系統由結合 III-V 和 CMOS 技術的構建塊組成，例如 InP HBT（用于功率放大器）或 CMOS（用于波束成形收發器）。這種需求帶來了一整套集成挑戰。Imec 正在研究 III-V 族器件與硅器件在同一平面上的單片 (2D) 集成，以及 2.5D 和 3D 集成技術以實現異構集成。

PCB（印刷電路板）仍然是最先進的技術，并且正在進行優化以使其適用于更高的頻率。這些努力包括縮小間距以及優化材料和布局。2.5D 集成利用硅中介層（具有光刻定義連接甚至硅通孔的芯片或層）在 III-V 族和硅芯片之間進行通信。“該技術已經針對高速數字應用進行了優化，但還需要做更多的工作才能使其成為射頻應用的解決方案。具體來說，我們正在評估不同的電介質選項和金屬層厚度，以實現低損耗互連。我們需要高電阻硅基板或厚介電層來將金屬層與有損基板隔開，但也需要非常厚的 RDL（再分布層），額外的金屬層以減少金屬損耗。我們還將考慮在某些情況下集成高質量的無源元件，” Nadine Collaert解釋道。

頂視圖：帶有 Si 堆疊頂模的 RF 中介層，X. Sun 等人，ECTC 2022。

2.5D 和 3D 技術作為異構集成的關鍵推動因素

為什么要進行 3D 集成？Nadine Collaert：“當我們達到更高的頻率時，波長會減小，天線陣列的面積也會相應地縮放。然而，在 100GHz 以上，天線間距變得小于前端電路間距，而毫米波無線電芯片的面積很難繼續縮小。天線陣列的占地面積設置了限制條件，但為了適應天線下方的一切，我們將需要探索第三維度的高級異構集成選項。”

“在過去十年中，3D 互連領域取得了巨大進步。對于晶圓級選項（晶圓到晶圓、芯片到晶圓），人們大力推動減小互連間距。在晶圓對晶圓或混合鍵合的情況下，我們可以實現低于 1μm 的間距，并且可以繼續向下推至 500nm 甚至更遠。縮小間距的趨勢同樣適用于使用微凸塊的芯片到晶圓鍵合和芯片堆疊。”

3D 互連技術的路線圖。Eric Beyne 的 ISSCC 2021 論壇演講“3D 系統集成：技術前景和長期路線圖”的一部分。

對于 >100GHz 的情況，兩種集成方案之間存在一些共同的挑戰。首先，它們都依賴于具有低于 100μm 的精細通孔或微凸塊間距。其次，它們應該容納大量用于路由（RF、DC、IF 和數字）信號的連接。最后，跡線和空間尺寸都需要遠小于 50μm（最好在 5-10um 范圍內）。但也有區別。在 2/2.5D 集成的情況下，III-V 位于 CMOS 芯片旁邊，從而實現更好的熱管理，因為兩個芯片都可以與散熱器直接接觸。缺點是對于某些應用程序，占地面積可能需要在 1 維中放寬，并且此架構僅允許 1D 光束控制。另一方面，3D 集成?允許將所有芯片和電路安裝在天線下方，并啟用 2D 波束控制，將信號引導穿過半球。2D 波束控制對于 5G 及更高版本的應用來說是必要的，以最大限度地減少穿透損耗并增加所需高頻的覆蓋范圍。最后，熱管理更具挑戰性。當然，3D 集成是一種更復雜的方法，具有獨特的處理挑戰。

（左）2/2.5D 集成使用硅中介層將 III-V 族與硅芯片連接起來。（右）3D 集成，將 III-V 芯片堆疊到硅上，然后將它們連接到天線；在這種情況下，天線也集成在 Si 中介層中。

系統技術協同優化引領潮流

選擇哪種集成和打包解決方案最終取決于用例或應用程序。“由于可供選擇的選項太多，imec 推出了一項新的 STCO（系統技術協同優化）計劃，以指導甚至在系統級別的技術選擇。STCO 方法使用來自架構和應用約束的輸入，同時考慮信號損耗、帶寬、散熱、機械穩定性和成本評估。我們將不得不綜合考慮所有這些參數來設計和制造第 6 代設備，”Michael Peeters 總結道。

編輯：黃飛

?