74HC165是一款高速CMOS器件，74HC165遵循JEDEC標準no.7A。74HC165引腳兼容低功耗肖特基TTL（LSTTL）系列。
74HC165是8位并行讀取或串行輸入移位寄存器，可在末級得到互斥的串行輸出（Q7和Q7），當并行讀取（PL）輸入為低時，從D0到D7口輸入的并行數據將被異步地讀取進寄存器內。而當PL為高時，數據將從DS輸入端串行進入寄存器，在每個時鐘脈沖的上升沿向右移動一位（Q0→Q1→Q2，等等）。利用這種特性，只要把Q7輸出綁定到下一級的DS輸入，即可實現并轉串擴展。
74HC165的時鐘輸入是一個“門控或”結構，允許其中一個輸入端作為低有效時鐘使能（CE）輸入。CP和CE的引腳分配是獨立的并且在必要時，為了布線的方便可以互換。只有在CP為高時，才允許CE由低轉高。在PL上升沿來臨之前，不論是CP還是CE，都應當置高，以防止數據在PL的活動狀態發生位移。
74HC165級聯，如下圖
SH/LD為低，并口數據存入8個位寄存器中。8個位寄存器分別為Q0、Q1、Q2、Q3、Q4、Q5、Q6、Q7。此時Q7里已經有值，可以直接讀取了所以，邏輯可以是這樣
讀取Q7的數據，然后IN_CLK_LOW;IN_CLK_HIGH;制造一次上升沿，執行移位操作，使Q6的值移位到Q7中。SH/LD為高，允許移位。一個時鐘脈沖，QH向外輸出一位數據，同時，從SER采集一位數據補充8位寄存器。
如上級聯情況，右邊74HC165的SER懸空，采集數據為0.
左邊74HC165，一個脈沖，QH輸出一位數據，同時，從SER采集一位數據補充低位。相當于如下：開始前
H1-G1-F1-E1-D1-C1-B1-A1H2-G2-F2-E2-D2-C2-B2-A2開始傳輸
1，1G-1F-1E-1D-1C-1B-1A-2H2G-2F-2E-2D-2C-2B-2A-0
2，1F-1E-1D-1C-1B-1A-2H-2G2F-2E-2D-2C-2B-2A-0-0
3，1E-1D-1C-1B-1A-2H-2G-2F2E-2D-2C-2B-2A-0-0-0
。。。
14，B2-A2-0-0-0-0-0-00-0-0-0-0-0-0-0
15，A2-0-0-0-0-0-0-00-0-0-0-0-0-0-0
16，0-0-0-0-0-0-0-00-0-0-0-0-0-0-0
這樣，就把2個級聯的74HC165的并口數據，全部以串口形式傳輸給了MCU。
非常好我支持^.^
(52) 91.2%
不好我反對
(5) 8.8%
( 發表人：姚遠香 )
