本文為大家帶來四種不同的vhdl數碼管動態掃描程序設計。

vhdl數碼管動態掃描一：循環滾動

實現的功能

循環滾動，始終點亮6個數碼管，左出右進。狀態為：012345－123450－234501－345012－450123－501234－012345

實現代碼：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL

ENTITY LED2 IS

PORT（CLK:IN STD_LOGIC;

SG:OUT STD_LOGIC_VECTOR（6 DOWNTO 0）; BT:OUT STD_LOGIC_VECTOR（5 DOWNTO 0））; END LED2;

ARCHITECTURE ACE OF LED2 IS component div_2K

port（clk_in:instd_logic; clk_out:outstd_logic）;

end component;

SIGNAL CNT6:INTEGER RANGE 0 TO 5;

SIGNAL A:INTEGER RANGE 0 TO 5;

SIGNAL COUNT:INTEGER RANGE 0 TO 4999 ：= 0;

SIGNAl FLAG:INTEGER RANGE 0 TO 6 ：= 0;

SIGNAl FLAG_A:INTEGER RANGE 0 TO 5;

SIGNAL clk_tmp:STD_LOGIC;

BEGIN

u1:div_2k port map（clk_in=>CLK，clk_out=>clk_tmp）;

P1:process（CNT6）

BEGIN

CASE CNT6 IS --3線至6線譯碼器

WHEN 0 => BT <= “011111” A <= 0 --A為位碼

WHEN 1 => BT<= “101111” A <= 1

WHEN 2 => BT<= “110111” A <= 2

WHEN 3 => BT<= “111011” A <= 3

WHEN 4 => BT<= “111101” A <= 4

WHEN 5 => BT<= “111110” A <= 5

WHEN OTHERS => NULL;

END CASE

END PROCESS P1;

P2:process（clk_tmp）

BEGIN

IF clk_tmp‘EVENT AND clk_tmp= ’1‘ THEN --實現模6計數器 if CNT6= 5 then CNT6<= 0; else

CNT6<=CNT6 + 1; end if;

IF （FLAG = 6） THEN --設置標志 FLAG <= 0;

END IF;

IF COUNT =4999 THEN

--相當于另一個時鐘

COUNT <= 0; --計數周期為5000

FLAG <=FLAG+1; --當記滿5000時左移動一位 ELSE

COUNT <=COUNT+1; --不滿5000繼續計數 END IF; END IF;

END PROCESS P2;

P3:process（A，FLAG，FLAG_A）

BEGIN

FLAG_A<=（（ A + FLAG ）mod 6） --使用求余運算實現移位

CASE FLAG_A IS --實現數碼管的顯示功能

WHEN 0=> SG <= “1111110”;

WHEN 1=> SG <= “0110000”;

WHEN 2=> SG <= “1101101”;

WHEN 3=> SG <= “1111001”;

WHEN 4=> SG <=“0110011”;

WHEN 5=> SG <= “1011011”;

WHEN OTHERS =>NULL

END CASE

END PROCESS P3;

END ACE;

代碼分析：

為實現移位，關鍵改動為新增一個計數器，技術周期遠遠大于掃描周期，這樣，在一個大的計數周期內，對于要顯示的6位數碼進行動態掃描（和實驗任務1中相同），顯示出6種移位狀態中的一種；在下一個大的周期內，利用FLAG標志，并使用求余運算將顯示位的數碼移位，比如，大的計數周期為0時，FLAG為0，顯示“012345”六位數碼，大的周期為1時，FALG為1，此時各位求余（即FLAG_A求余）對應的數碼為123450，顯示的數碼也就為“123450”。以此類推，實現循環移位。