Allegro PCB SI? 的設計流程包括如下六個步驟：
-
?Pre-Placement
-
?Solution Space Analysis
-
?Constraint-Driven Floorplanning
-
?Constraint-Driven Routing
-
?Post-Route DRC??
-
?Post-Route Analysis
Pre-Placement?
如圖 9 所示先將芯片、接插件等按照設計要求預放置在板上。
??
圖 9? 預放置
Database Setup Advisor
???? 通過 Database Setup Advisor可以設置板的層疊方式、DC 網絡、芯片和接插件的仿真模型等。
???? 第一步是定義板的層疊方式，如圖 10 所示。板的層疊中需設置各層的材料、厚度、傳輸線的線寬、絕緣材料的介電常數、差分傳輸線的間距，這些因素決定了各層傳輸線的阻抗。整個層疊的目的是各層的阻抗要連續，而阻抗的值需控制到 50－75 歐姆的范圍內，最好是 50 歐姆。如果阻抗不連續，則需要進一步修改。?
?
圖 10 PCB 板的層疊方式
下一步定義 DC 網絡的電位，如圖 11 所示。?
??
圖 11? 定義 DC 網絡的電位
??? 下一步定義分離器件和接插件，這些器件由系統創建仿真 model，如圖 12 所示。
??
圖 12? 定義分離器件和接插件
接下來是與仿真關系最緊密的一步，即分配 SI 仿真模型（如圖 13），要指定 IC 的 IBIS model，上一步定義的電阻、電容、I/O等可以由系統創建其仿真模型。?
?
圖 13? 指定 SI model
如果芯片廠商提供的 IBIS model 不完整，則需利用 Cadence提供的 Model Integrity進行修正，
如圖 14 所示。
如圖 9 所示先將芯片、接插件等按照設計要求預放置在板上。
??
圖 9? 預放置
Database Setup Advisor
???? 通過 Database Setup Advisor可以設置板的層疊方式、DC 網絡、芯片和接插件的仿真模型等。
???? 第一步是定義板的層疊方式，如圖 10 所示。板的層疊中需設置各層的材料、厚度、傳輸線的線寬、絕緣材料的介電常數、差分傳輸線的間距，這些因素決定了各層傳輸線的阻抗。整個層疊的目的是各層的阻抗要連續，而阻抗的值需控制到 50－75 歐姆的范圍內，最好是 50 歐姆。如果阻抗不連續，則需要進一步修改。?
?
圖 10 PCB 板的層疊方式
下一步定義 DC 網絡的電位，如圖 11 所示。?
??
圖 11? 定義 DC 網絡的電位
??? 下一步定義分離器件和接插件，這些器件由系統創建仿真 model，如圖 12 所示。
??
圖 12? 定義分離器件和接插件
接下來是與仿真關系最緊密的一步，即分配 SI 仿真模型（如圖 13），要指定 IC 的 IBIS model，上一步定義的電阻、電容、I/O等可以由系統創建其仿真模型。?
?
圖 13? 指定 SI model
如果芯片廠商提供的 IBIS model 不完整，則需利用 Cadence提供的 Model Integrity進行修正，
如圖 14 所示。