Atria Logic公司開發的H.264編解碼IP（包括AL-H264E-4KI422-HW編碼器和AL-H264D-4KI422-HW解碼器）移植到Xilinx Zynq Z-7045 SoC上，能夠實現UHD 4K@60fps視頻流的操作，如下圖所示：

Artia Logic公司開發的H.264編解碼IP設計模塊圖

Artia Logic設計的AL-H264E-4KI422-HW 編碼IP核是基于硬件的，特性豐富，低延遲，高質量，面向H.264(AVC) UHD Hi422幀內編碼。AL-H264E-4KI422-HW編碼器與AL-H264D-4KI422-HW低延遲解碼器配對使用。

該IP核包含的特性如下：

全面的模塊化設計，支持用戶自定義和擴展

支持幀內H.264和Hi422 5.1編碼和解碼

集成HDMI2.0接收和發送子系統

支持8/10位編解碼

支持RGB，YUV 4:2:2/4:4:4

低延遲 ~0.3秒

支持可變比特率（VBR）和恒定比特率（CBR）方式

視頻質量0.99% SSIM，或者50dB PSNR或者更高

視頻處理子系統用于預/后處理，包括顏色空間轉換，視頻縮放和濃度二次抽樣

支持Gbps以太網數據流輸出

我們需要設計一個方案來評估我們的UHD編碼和解碼IP核以滿足4K@60fps性能需要，那么我們需要一個靈活的，功能強大的平臺。最終我們選用Xilinx ZC706評估套件，其是基于Zynq Z-7045 SoC，原因如下：

有一個現成的FMC擴展板卡，提供4K HDMI視頻接口：TB-FMC-HDMI 4K 2.0版本子卡

Zynq Z-7045 SoC豐富的可編程邏輯資源能夠適應編碼器和解碼器IP邏輯，滿足嚴格的時序要求以達到性能要求

Zynq SoC的處理器系統集成了雙核ARM Cortex-A9 MPCore處理器，能夠讓我們有能力修改應用驅動軟件和自定義設計，像是應用設計的GUI接口

H.264編碼器支持H.264 Hi422格式配置，5.1標準（3840x2160p30）幀內唯一編碼。支持10位視頻流這表示從視頻條帶來看不會出現灰度和顏色退化現象。支持YUV4:2:2視頻流意味著能夠實現更好的顏色劃分——尤其對于紅色很明顯——這使得圖像更加清晰。對于醫療成像場合視頻質量非常重要。

Atria Logic公司UHD H.264編碼器IP模塊圖

幀內編碼讓H.264編碼器實現幀頻延遲，宏模塊流水線架構設計則進一步降低延遲：大約0.3毫秒。流水線設計支持每個時鐘處理八個像素點，實現實時的4K@60fps視頻編碼。

Atria Logic公司開發的這款H.264編碼器僅使用了Zynq Z-7045 SoC 78%的可編程邏輯和DSP資源，以及55%的可用RAM，為其他必需電路預留了足夠的空間。

H.264解碼器支持H.264 Hi422格式配置，5.1標準（3840x2160p30）幀內唯一編碼。同編碼器一樣支持10位視頻流編碼，即從視頻條帶來看不會出現灰度或者顏色退化現象。解碼器也支持YUV 4:2:2視頻格式，支持幀內解碼，采用流水線架構實現解碼器的幀率延遲。

Atria Logic公司 UHD H.264解碼器IP模塊圖

對于任何閉環的人/機應用低延遲都非常重要。當AL-H264E-4KI422-HW編碼器和AL-H264D-4KI422-HW低延遲解碼器通過IP網絡連接起來時，玻璃延遲時間大約是0.6毫秒（不包括傳輸時間）。這大約是兩個幀的延遲時間。

Atria Logic H.264解碼器的實現僅占用了Zynq Z-7045 SoC 68%的可編程邏輯資源，35%的DSP資源，以及45%的RAM，為其它必需電路留出了足夠的空間。

HDMI子系統包括兩個主要模塊：Xilinx LogicCore HDMI TX和RX子系統，如下圖所示：

HDMI收發器（GTX）模塊發送和接收串行HDMI TX和RX傳輸的數據，并且在串行數據流和片上并行數據流之前轉換。收發器模塊實現并行數據與串行數據之間的相互轉換采用的是Zynq SoC高速GT收發器作為HDMI PHY物理層接口。

TX子系統包括發送模塊、AXI Video轉換、視頻時序控制和可選的HDCP模塊。Axi Video數據流通道每個時鐘傳輸兩到四個像素點到HDMI TX子系統，并且支持8,10,12位數據編碼。這個數據流符合AXI設計參考手冊（UG761）中定義的視頻傳輸協議，視頻轉換模塊將輸入的AXI-Stream轉換為本地視頻格式，視頻時序控制器用于生成本地視頻時序。音頻AXI Stream將多通道未壓縮的音頻數據傳輸給HDMI TX子系統。Zynq Z-7045 SoC的ARM Cortex-A9處理器通過CPU接口控制HDMI TX子系統的發送模塊。

HDMI RX子系統包括三個AXI協議接口。視頻轉換橋將捕獲的本地視頻轉換為AXI Stream數據流，將這些視頻數據通過AXI Video接口輸出，符合AXI設計參考手冊（UG761）中定義的協議規范。視頻時序控制器則測量視頻時序，接收的音頻通過AXI Stream音頻接口發送出去。CPU接口則實現與外設的控制和狀態數據通信。

HDCP模塊是可選的，不含在標準的IP核配置中。