數(shù)字革命通過改造人們與周圍世界的關(guān)系已經(jīng)改變了我們通信、工作和旅行的方式。數(shù) 字化電子設(shè)備通過支持由各種便攜式、可訪問的交互式通信媒體構(gòu)成的巨大網(wǎng)絡(luò)已經(jīng)改 造了我們的世界。然而，數(shù)字技術(shù)大有前途的優(yōu)勢(shì)只有當(dāng)它和模擬技術(shù)的能力一樣好時(shí) 才能體現(xiàn)出來，以便忠實(shí)地將由“1”和“0”表示的數(shù)字語(yǔ)言還原為原始的模擬信號(hào)。

數(shù)字革命的進(jìn)步一直遵循摩爾定律——芯片中的晶體管數(shù)目每18 個(gè)月翻一番。而模擬 技術(shù)遵循的則是墨菲定律來表述——如果可能出現(xiàn)任何錯(cuò)誤的話，那么，一定是定律本 身的錯(cuò)誤。模擬技術(shù)以更為有規(guī)律的步調(diào)發(fā)展，支配其發(fā)展的不是工藝的增強(qiáng)，而是在 電路和物理晶體管建模中的創(chuàng)新。這些技術(shù)創(chuàng)新從多個(gè)維度逐步提高性能、降低功耗和 提高集成度。

集成趨勢(shì)和靈巧劃分案例

集成趨勢(shì)是隨著產(chǎn)量和系統(tǒng)成熟程度而變化的；在許多情況下，系統(tǒng)的認(rèn)可和單位產(chǎn)量 絕不能證明經(jīng)過多輪改進(jìn)的開發(fā)是正確的。在其它一些諸如基站、儀器儀表和軍事的應(yīng) 用中，嚴(yán)格的性能要求導(dǎo)致必須采用分立方案實(shí)現(xiàn)。在有些情況下，例如用戶普遍認(rèn)可 的蜂窩和Wi-Fi 網(wǎng)絡(luò)，競(jìng)爭(zhēng)壓力迫使不斷降低成本。由于技術(shù)的部署成本越來越昂貴（例 如掩模工藝、測(cè)試工具和工程成本），從而需要回報(bào)來支撐相關(guān)研發(fā)投資的增加。同時(shí)， 競(jìng)爭(zhēng)壓力迫使公司在標(biāo)準(zhǔn)生命周期的早期大量投資。如果市場(chǎng)已經(jīng)起飛，而一個(gè)公司的 芯片組還沒有準(zhǔn)備好，那么其結(jié)果可能是非常可怕的。

事實(shí)上，為了確保當(dāng)市場(chǎng)起飛時(shí)一切都準(zhǔn)備好，企業(yè)不得不做前期投資，而且這種投資 金額越來越高；與此同時(shí)，客戶要求他們的供應(yīng)商提供越來越高的性能。如何從當(dāng)今復(fù) 雜的通信系統(tǒng)所要求的研發(fā)投入中獲得可接受的回報(bào)成為一個(gè)非常棘手的問題。根據(jù) SoC 的復(fù)雜程度——90nm 線寬制造工藝所需的開發(fā)成本可以很容易就達(dá)到1 千萬到2 千 萬美元，有時(shí)甚至更高。一個(gè)新設(shè)計(jì)的成功與否取決于對(duì)其IP 頗有價(jià)值的市場(chǎng)的認(rèn)知， 以及后續(xù)各階段為滿足用戶需求的合作伙伴的選取。能夠全面解決各方面系統(tǒng)開發(fā)問題 的公司越來越少。然而，重點(diǎn)放在性能成本、上市時(shí)間和資金回報(bào)卻是最根本的要求。

對(duì)于新興的通信應(yīng)用（例如WiMAX），第一代系統(tǒng)通常已經(jīng)采用多芯片IC 進(jìn)行開發(fā)。媒體 訪問控制器（MAC）和調(diào)制解調(diào)器部分可采用FPGA 和現(xiàn)成的DSP；射頻（RF）部分通常采用 分立元件，例如LNA、混頻器和頻率合成器，使用ADC 和DAC 橋接模數(shù)之間的鴻溝。隨 著產(chǎn)量增加，數(shù)字邏輯各部分經(jīng)常被集成到一塊特定的ASIC 上，在某些情況下，為了 與高集成度的RF 解決方案一起使用，ADC/DAC 也被集成到數(shù)字ASIC 上。對(duì)于尺寸受限 制的其它應(yīng)用，例如手機(jī)和USB 軟件狗，模擬和數(shù)字功能模塊需要被集成在一起，或者在一個(gè)系統(tǒng)中采用多芯片模塊封裝，或者采用單芯片。有許多不同的方法可以用來減小 芯片面積和降低成本，而現(xiàn)在的發(fā)展趨勢(shì)是隨著產(chǎn)量的上升、芯片面積和成本下降。在 某些情形下，成本為王，甚至可以犧牲RF 性能（例如，一些WLAN 消費(fèi)應(yīng)用），盡管用戶 可能沒有認(rèn)識(shí)到這一點(diǎn)。而在另一些情形下，芯片面積是關(guān)鍵，所以功能的集成度是驅(qū) 動(dòng)力。

成功的秘訣不止一條。各個(gè)企業(yè)憑借許多不同的集成方法和降低成本策略已經(jīng)取得了成 功。顯然，開發(fā)方案的選擇必須使電子材料成本（eBOM）、封裝尺寸和上市時(shí)間最小。系 統(tǒng)劃分的靈巧設(shè)計(jì)對(duì)取得成功起到重要作用。

傳統(tǒng)劃分方法：上市時(shí)間風(fēng)險(xiǎn)

將混合信號(hào)電路集成到一顆數(shù)字ASIC 上會(huì)帶來許多實(shí)現(xiàn)難題，并且產(chǎn)生上市時(shí)間問題， 更重要的是給產(chǎn)品帶來了收益時(shí)間風(fēng)險(xiǎn)。即使混合信號(hào)內(nèi)核已經(jīng)單獨(dú)得到驗(yàn)證，其性能 卻取決于集成環(huán)境。其中電源布線、寄生電容和工藝變化——這些對(duì)于純數(shù)字芯片并不 重要的問題——現(xiàn)在都變得格外重要。

從經(jīng)過FPGA 驗(yàn)證的純數(shù)字設(shè)計(jì)到流片生產(chǎn)需要2~6 個(gè)月的時(shí)間，主要取決于復(fù)雜度、 設(shè)計(jì)流程和自動(dòng)化工具。另一方面，完成混和信號(hào)設(shè)計(jì)到首次流片所需要的時(shí)間是數(shù)字 設(shè)計(jì)的三倍——假設(shè)模擬內(nèi)核是現(xiàn)成的且所選擇的制造工藝適當(dāng)且經(jīng)過驗(yàn)證。由于信號(hào)幅度處于微伏范圍的模擬電路對(duì)數(shù)百萬個(gè)晶體管開關(guān)所產(chǎn)生的噪聲特別敏感，所以需要 特別關(guān)注并進(jìn)行多次設(shè)計(jì)和布線檢查，從而增加了流片生產(chǎn)周期和提供樣片的時(shí)間。

問題并非無法克服。有多種方法可以用來減輕電路中的相互干擾，但這些方法都需要精 心設(shè)計(jì)定制的掩模版圖，它需要工程時(shí)間和資源。當(dāng)然需要開發(fā)一套完整的可能超出工 程團(tuán)隊(duì)能力范圍的新的核心能力。

*估板的設(shè)計(jì)和布線也對(duì)器件的混合信號(hào)部分的性能有著重要影響。在參考設(shè)計(jì)板上的 模擬I/O 對(duì)外部噪聲很敏感，所以設(shè)計(jì)的混合部分的電源布線需要高度隔離。除去模擬 I/O 會(huì)使噪聲耦合問題減到最小，此外，可以解決來自不同廠家提供的模擬內(nèi)核（例如， RF 芯片和混合信號(hào)轉(zhuǎn)換器內(nèi)核）的接口問題。例如，一些現(xiàn)有的ADC 內(nèi)核推薦采用一個(gè) 分立5V 運(yùn)放驅(qū)動(dòng)緩沖器，以達(dá)到產(chǎn)品使用說明中規(guī)定的性能。對(duì)于采用更小線寬（例如 130nm 或90nm）工藝制造的調(diào)制解調(diào)器，當(dāng)使用不同廠商的RF 芯片時(shí)，必須減少信號(hào)擺 幅和共模電平并加以匹配。這些附加的考慮還需要寶貴的工程資源。

為了爭(zhēng)奪市場(chǎng)份額，在市場(chǎng)上屈居第二通常意味著必須大幅度削減產(chǎn)品價(jià)格。如果選擇 純數(shù)字或FPGA 設(shè)計(jì)流程則可以把產(chǎn)品大規(guī)模生產(chǎn)的時(shí)間縮短6~12 個(gè)月。

獲得功能正常的硅片僅僅是第一步——把混合信號(hào)IC 投入生產(chǎn)卻面臨其自身的挑戰(zhàn)。 混合信號(hào)電路對(duì)一些工藝變化很敏感，例如門限、泄漏、材料電阻和其它工藝參數(shù)。通 常，隨著混合信號(hào)的性能降低，系統(tǒng)性能也將隨之降低。 對(duì)于大規(guī)模生產(chǎn)的產(chǎn)品市場(chǎng)，具備多個(gè)制造基地的生產(chǎn)能力是確保及時(shí)供貨和最優(yōu)化成 本的根本保證。相對(duì)于數(shù)字設(shè)計(jì)對(duì)制造廠的選擇時(shí)無所謂而言，而將混合信號(hào)電路的生 產(chǎn)轉(zhuǎn)移到不同的制造廠則是很花費(fèi)時(shí)間的，而且可能需要大面積的重新設(shè)計(jì)和優(yōu)化技 能。將資源與不同制造商的制造流程整合在一起通常是很困難的，盡管這些資源在其它 地方卻都用得很好。

傳統(tǒng)劃分存在的另一個(gè)重要問題是它需要一個(gè)成對(duì)匹配方法。換言之，因?yàn)锳DC 和DAC 與RF 部分是分離的，所以迫使兩顆芯片和多個(gè)功能電路之間共同參與同一實(shí)時(shí)環(huán)路， 例如自動(dòng)增益控制和發(fā)射功率控制環(huán)路。為了最優(yōu)化由分立器件構(gòu)成的參考設(shè)計(jì)，要預(yù) 先做一些重要工作。

以上這些模擬信號(hào)和混合信號(hào)設(shè)計(jì)所面臨的挑戰(zhàn)使系統(tǒng)級(jí)設(shè)計(jì)團(tuán)隊(duì)減少了對(duì)其核心競(jìng) 爭(zhēng)力的關(guān)注，并且可能推遲新產(chǎn)品投放市場(chǎng)的時(shí)間。

靈巧劃分

隨著RF CMOS 工藝的成熟以及模擬和RF 建模能力的進(jìn)步，現(xiàn)在就有可能將數(shù)據(jù)轉(zhuǎn)換器 和其它混合信號(hào)模塊集成到RF IC 之中。下面將介紹為何在一些通信系統(tǒng)中用數(shù)字接口 替代傳統(tǒng)模擬基帶接口，從而提供一種“靈巧”的系統(tǒng)劃分方法。

這里推薦的劃分方法包括對(duì)諸如 RF 系統(tǒng)級(jí)芯片之類的功能單元的適當(dāng)劃分，從而提供 一套完整的從RF 到數(shù)字轉(zhuǎn)換的解決方案，其中包括控制環(huán)路所需要的全部功能，如自 動(dòng)增益控制、發(fā)射功率控制和RF 校準(zhǔn)環(huán)路。在射頻前端引入控制環(huán)路不但便于使用而 且更易于與不同數(shù)字基帶物理層（PHY）調(diào)制解調(diào)器的混合和匹配。ADI/Q 數(shù)字I/Q 接口是 為RF 前端和數(shù)字基帶之間的接口而提供的。該接口包含雙向控制線和數(shù)據(jù)線，并支持 互操作性且易于使用。實(shí)時(shí)軟件控制的減少導(dǎo)致系統(tǒng)的設(shè)計(jì)更為簡(jiǎn)單。全部模擬信號(hào)和 RF 專用控制部分都被劃分到RF 前端。

通過降低單元成本來進(jìn)一步降低開發(fā)成本 以高需求和大規(guī)模生產(chǎn)為特征的市場(chǎng)細(xì)分吸引著越來越多的公司進(jìn)入市場(chǎng)。為了成功地 確保領(lǐng)先地位和日益增加的市場(chǎng)份額，方案提供商需要重視芯片組的整個(gè)制造成本。靈 巧分劃分可以有效地降低芯片成本。

對(duì)于通信系統(tǒng)，例如WiMAX 和寬帶無線接入，至關(guān)重要的是消費(fèi)價(jià)格點(diǎn)必須低于100 美 元。例如，用于ADSL 和802.11g Wi-Fi 的客戶端設(shè)備（CPE）（20~30 美元）隨著價(jià)格下降 產(chǎn)量急劇增加。新興的市場(chǎng)如WiMAX 也會(huì)經(jīng)歷類似的價(jià)格壓力。預(yù)期到2007 年中期， CPE 終端用戶的價(jià)格會(huì)降低到100 美元以下。為了實(shí)現(xiàn)這項(xiàng)目標(biāo)，芯片組的定價(jià)需要降 低到20~25 美元范圍之內(nèi)。這可能比目前的成本低許多，因此需要重大的改進(jìn)才能確保 在該市場(chǎng)價(jià)格條件下能產(chǎn)生可接受的利潤(rùn)。

從模擬RF 到數(shù)字RF IC 可以幫助我們實(shí)現(xiàn)這一轉(zhuǎn)變。

對(duì)于現(xiàn)有工藝，混合信號(hào)ASIC 設(shè)計(jì)成本比純數(shù)字ASIC 高，增加成本的原因有以下五個(gè) 主要方面：

1. 對(duì)于一種特定的工藝，混合信號(hào)器件的制造工藝的成本本來就很高。混合信號(hào)工藝 的特點(diǎn)是需要額外的處理步驟，例如更厚的氧化層、低門限器件和額外的注入。通常， 混合信號(hào)的晶圓成本要比純數(shù)字晶圓的成本要高20%。

2. 制造工廠需要投入大量資金以降低缺陷密度，從而獲得接近97%~98%的高良率，這些 都取決于裸片面積。另一方面，模擬電路IC 的良率與設(shè)計(jì)本身有關(guān)。為了在對(duì)功耗指 標(biāo)做出折衷的條件下實(shí)現(xiàn)規(guī)定的性能，與數(shù)字設(shè)計(jì)相比，模擬電路的設(shè)計(jì)要在工藝變化 范圍窄的情況下達(dá)到技術(shù)指標(biāo)的要求，這就導(dǎo)致其良率受參數(shù)限制，從而增加了混合信 號(hào)設(shè)計(jì)成本。這方面將使混合信號(hào)設(shè)計(jì)成本增加了10%以上。

3. 從數(shù)字調(diào)制解調(diào)器中去除模擬功能單元可以簡(jiǎn)化生產(chǎn)測(cè)試的開發(fā)，并且對(duì)節(jié)省生產(chǎn) 測(cè)試時(shí)間有所幫助。采用數(shù)字通用測(cè)試儀替代昂貴的混合信號(hào)測(cè)試儀可以把測(cè)試成本降 低15%~20%。

4. 測(cè)試覆蓋率工具允許數(shù)字設(shè)計(jì)工程師建立故障覆蓋率掃描鏈，從而簡(jiǎn)化生產(chǎn)測(cè)試。 然而，混合信號(hào)測(cè)試需要在幾微伏范圍內(nèi)測(cè)量各種模擬技術(shù)指標(biāo)。混合信號(hào)設(shè)計(jì)需要的 測(cè)試時(shí)間至少是純數(shù)字電路設(shè)計(jì)的五倍。在測(cè)試儀上并行處理可以縮短測(cè)試時(shí)間。假設(shè) 采用一種積極的測(cè)試程序方法——混合信號(hào)器件的測(cè)試成本將會(huì)提高兩到三倍。

5. 集成的數(shù)據(jù)轉(zhuǎn)換器內(nèi)核通常是由具有相關(guān)版權(quán)和/或一次性工程費(fèi)用（NRE）的第三方 和/或內(nèi)部機(jī)構(gòu)開發(fā)的知識(shí)產(chǎn)權(quán)。與純數(shù)字ASIC 解決方案的設(shè)計(jì)工具套件相比，混合信 號(hào)設(shè)計(jì)所采用的設(shè)計(jì)和支持工具也是一筆附加投資。設(shè)計(jì)新的混合信號(hào)ASIC 所需要的 一套開發(fā)工具比純數(shù)字ASIC 所用工具要多50 萬美元以上。

此外，模擬電路不會(huì)像數(shù)字電路那樣隨著工藝線寬的縮小而成比例縮小。圖4 所示，混 合信號(hào)IC 的成本會(huì)隨著特征尺寸的減小而增加。圖中將成本曲線相對(duì)180nm 純數(shù)字ASIC 的成本做了歸一化處理。歷史上，數(shù)字ASIC 工藝特征尺寸每次從一代演進(jìn)到下一代， 其成本都會(huì)隨之降低三分之一。與此相反，混合信號(hào)IC 的成本隨著混合信號(hào)裸片面積 的減小反而增加。這是因?yàn)榇嬖谶@樣一個(gè)事實(shí)，即受噪聲限制的模擬電路的成本不隨光 刻工藝線寬的減小而降低，而數(shù)字電路的成本會(huì)隨著工藝線寬減小呈平方關(guān)系降低。

新工藝設(shè)備投資和制造工藝復(fù)雜度的增加導(dǎo)致每平方毫米的裸片成本出現(xiàn)一代比一代 凈增長(zhǎng)的趨勢(shì)。而數(shù)字電路的工藝尺寸成比例降低使每只晶體管的成本進(jìn)一步降低。因 為模擬電路的成本并不隨著工藝尺寸減小而成比例地減小，所以混合信號(hào)產(chǎn)品總體成本 開始時(shí)保持平穩(wěn)，后來卻隨著工藝尺寸的減小而增大。 在大規(guī)模產(chǎn)品市場(chǎng)中，企業(yè)必須滿足市場(chǎng)定價(jià)要求的同時(shí)保持價(jià)格競(jìng)爭(zhēng)力，從而為投資 者提供合理回報(bào)。

如果一家公司的成本是一流競(jìng)爭(zhēng)對(duì)手的兩倍時(shí)，就必須迅速采取新的 手段或新的策略。盡管與混合信號(hào)設(shè)計(jì)相關(guān)的所有挑戰(zhàn)仍將繼續(xù)存在，但靈巧電路劃分 的眾多好處中也包括利用并不總是適合于模擬/RF 電路的摩爾定律的所有優(yōu)點(diǎn)來顯著地 降低系統(tǒng)成本。 除了每個(gè)器件成本的增加，沒有選擇最優(yōu)工藝和較長(zhǎng)的投放市場(chǎng)時(shí)間的機(jī)會(huì)成本都注定 會(huì)影響項(xiàng)目的投資回報(bào)。準(zhǔn)備就緒的模擬和混合信號(hào)內(nèi)核的可用性要比數(shù)字工藝晚大約 兩年，或者差不多有一代的差距，而用于批量生產(chǎn)的內(nèi)核要達(dá)到可用性大約需要四年時(shí) 間，而靈巧劃分方法可以使系統(tǒng)供應(yīng)商根據(jù)其需要選擇最優(yōu)化工藝，而不受經(jīng)過認(rèn)證的 模擬內(nèi)核的可用性約束。

機(jī)會(huì)成本與非最優(yōu)化工藝的選擇關(guān)系很大。例如，在寬帶無線 領(lǐng)域，制造商已經(jīng)發(fā)布了90nm 的內(nèi)核設(shè)計(jì)。90nm 數(shù)字SoC 設(shè)計(jì)和130nm 的產(chǎn)品之間的 成本差距竟高達(dá)200%以上！而對(duì)于65nm 的內(nèi)核設(shè)計(jì)，成本差距可能高達(dá)多倍。 這里推薦的劃分方法提供了一種將節(jié)省下來的時(shí)間和資源重點(diǎn)用到開發(fā)下一代產(chǎn)品的 機(jī)會(huì)——從而可能研發(fā)出比競(jìng)爭(zhēng)對(duì)手超前一代的產(chǎn)品投放市場(chǎng)，因?yàn)樗麄儼延袃r(jià)值的資 源耗費(fèi)在解決混合信號(hào)ASIC 設(shè)計(jì)的固有難題上。

向數(shù)字射頻基帶接口轉(zhuǎn)移帶來的性能優(yōu)勢(shì)

靈巧劃分憑借在開發(fā)、支持和單位成本方面的成本優(yōu)勢(shì)能夠提供高性能的系統(tǒng)解決方 案。 對(duì)于具有高峰均比的OFDM 系統(tǒng)來說，在RF 器件上實(shí)現(xiàn)的高線性度以及在數(shù)字基帶（DBB） 上的先進(jìn)同步和信道估計(jì)算法絕不能因受ADC 和DAC 的動(dòng)態(tài)范圍的限制而作出折衷。

在存在噪聲、信道衰落和干擾條件下，為了實(shí)現(xiàn)更好的性能，必須仔細(xì)考慮對(duì)裕量的管理。 隨著對(duì)AGC 環(huán)路的集成，ADC 的動(dòng)態(tài)范圍能夠與RF 前端的能力相匹配，從而使像64QAM 這樣高的數(shù)據(jù)速率成為可能。因?yàn)镈BB 與RF 芯片之間存在復(fù)雜的相互影響，所以許多 供應(yīng)商都在努力推出它們的參考設(shè)計(jì)。

另外，他們利用像符號(hào)到符號(hào)AGC 這樣的先進(jìn)技 術(shù)來改進(jìn)移動(dòng)環(huán)境中常見的系統(tǒng)的信道衰落性能。與分立式AGC 環(huán)路（例如，用兩顆獨(dú) 立芯片實(shí)現(xiàn)AGC 算法）不同，這里推薦的靈巧劃分能夠?qū)崿F(xiàn)快速的AGC 收斂，從而使DBB 可以將更多時(shí)間用于信道估計(jì)和同步，從而把系統(tǒng)的性能改善許多個(gè)分貝，相當(dāng)于進(jìn)一 步提高了系統(tǒng)的動(dòng)態(tài)范圍和傳輸速率。

為了消除來自相鄰或相鄰信道的信號(hào)干擾，需要采取濾波措施。為了解決這個(gè)問題，必 須在濾波器的線性度和復(fù)雜度之間做出謹(jǐn)慎的折衷。對(duì)于低成本零中頻（ZIF）體系結(jié)構(gòu)， 使用數(shù)字濾波器可以實(shí)現(xiàn)最終的信道選擇性。濾波電路如同增益電路，必須分布在RF 和后續(xù)數(shù)字濾波器之間。

靈巧劃分能夠最優(yōu)化模擬濾波和數(shù)字濾波之間的濾波要求，從 而充分利用ADC 的動(dòng)態(tài)范圍。 功耗也是移動(dòng)系統(tǒng)的一項(xiàng)重要參數(shù)。數(shù)字芯片的功耗直接與電源電壓的平方和柵極電容 成正比。因此，對(duì)于從130nm 向90nm 的工藝的轉(zhuǎn)移可以節(jié)省8 倍的功率。而對(duì)于利用 靈巧劃分方法的DBB，在130nm 工藝上功耗為1W~1.5W；當(dāng)升級(jí)到90nm 工藝時(shí)，其功耗 大幅度減低到200mW。

本文小結(jié)

數(shù)字革命已經(jīng)實(shí)現(xiàn)了利用精細(xì)線寬工藝集成百萬門級(jí)電路的解決方案。這些SoC 解決方 案開發(fā)成本昂貴，并且投資回報(bào)壓力巨大。為了取得成功，人們必須選擇合適的市場(chǎng)， 重點(diǎn)放在提高核心競(jìng)爭(zhēng)力以低成本并及時(shí)地提供差異化的產(chǎn)品。為了把風(fēng)險(xiǎn)降到最小而 相互合作并按照統(tǒng)一的計(jì)劃表工作是極具吸引力的選擇。

“從RF 到數(shù)字”的射頻系統(tǒng)的靈巧劃分提供了取得成功的四項(xiàng)關(guān)鍵因素——高性能解 決方案，把重點(diǎn)放在提高核心競(jìng)爭(zhēng)力上，把功耗降到最小及最快的投放市場(chǎng)時(shí)間。

合適的模擬和數(shù)字功能劃分解決了許多與在數(shù)字ASIC 上集成模擬電路相關(guān)的問題，從 而進(jìn)一步加快了產(chǎn)品的投放市場(chǎng)時(shí)間并且延長(zhǎng)了其在市場(chǎng)中的生存時(shí)間。它能夠最優(yōu)化 系統(tǒng)以實(shí)現(xiàn)高性能。 對(duì)于擁有數(shù)字調(diào)制解調(diào)器和媒體訪問控制器專門經(jīng)驗(yàn)的數(shù)字基帶芯片供應(yīng)商來說，靈巧 劃分可以使他們把關(guān)鍵資源集中于能夠進(jìn)一步提高產(chǎn)品價(jià)值的任務(wù)和項(xiàng)目上。

對(duì)于大規(guī)模生產(chǎn)應(yīng)用，工藝的選擇是至關(guān)重要的。快速轉(zhuǎn)向較新工藝的能力可以產(chǎn)生新 的成本和性能點(diǎn)，從而帶來競(jìng)爭(zhēng)優(yōu)勢(shì)。靈巧劃分方法正在被ADI 公司多種標(biāo)準(zhǔn)產(chǎn)品制造 部門所采納，如移動(dòng)手機(jī)的Digi-RF 事業(yè)部，針對(duì)WLAN 和WiMAX 應(yīng)用的JC-61 事業(yè)部 及各種專用系統(tǒng)中的應(yīng)用。ADI 公司提供的ADI/Q 接口允許輕松地實(shí)現(xiàn)這種成本——性 能優(yōu)化策略。