摘 要： 本文介紹了一種基于專用DSP芯片，采用獨特的軟件抗噪聲算法的數字抗噪聲模塊，實現了在120分貝噪聲環境中話音的清晰度不小于98。此模塊已成功應用于我國機載通信設備中。

概述
國內目前第三代抗噪聲產品是利用動態降噪(DNR)技術。DNR技術是通過變化的話音峰值動態地調節輸出話音開關，從而達到降噪的目的。它雖然是目前較好的一種抗噪聲模擬處理技術，但也存在一些局限性，包括輕符音掉字和強音噪聲拖尾；降噪效果偏重于低頻；降噪完全采用硬件電路實現，調試和維修比較麻煩等問題。由于存在這些問題，致使模擬DNR降噪產品的大量推廣應用受到限制。隨著數字信號處理技術的迅速發展，以數字信號處理器及其相關算法為技術支撐的數字抗噪聲技術的產品不斷涌現。本文提出的數字抗噪聲模塊就是應用現代數字信號處理(DSP)技術及其高速實時處理運算的特性，采用相應的軟件算法，對高噪聲環境中的話音和噪音進行處理，完成高噪聲環境中的語音通信功能。
本模塊的性能優點包括：
a) 軟件采用自適應濾波算法，數字抗噪聲處理器對噪聲的抑制量一般在50分貝以上，而且輸出話音平穩，無漏字和噪聲拖尾現象。
b) 數字抗噪聲處理器在整個話音頻帶內(300~3000Hz)降噪量均衡。
c) 數字抗噪聲處理器可通過改變軟件算法滿足不同的抗噪聲要求，便于產品升級換代。
d)硬件成本比模擬DNR產品更低。
e)采用軟件加密技術，產品不易被侵權、仿造，有利于保護生產廠家的利益。

主要指標要求及總體解決思路
本數字抗噪聲處理模塊作為JK-DP10數字抗噪聲處理器的一部分，主要用于機載通信終端設備等噪聲環境中的通信聯絡，其送話頻率范圍為300~3400Hz，平坦度不大于2dB。降噪性能為：模塊輸入端加入3mV、2秒斷續的正弦波信號(頻率依次為300Hz、700Hz、1000Hz、1500Hz、2000Hz、2500Hz、3000Hz)與加入3mV、120dB持續的白噪聲信號時，模塊輸出電平之差不小于50dB。
首先要選用一款合適的DSP器件。要求具有低功耗、高速數據運算和吞吐能力(40 MIPS以上)，內含A/ D、D/ A、Flash閃存(16KB)。然后建立有效的噪聲模型，設計自適應濾波結構及其相關軟件算法。接下來設計數字抗噪聲處理器的電磁兼容性(EMC)，選用能適應120dB環境噪聲的抗噪聲送話器器件。DSP硬件與相關軟件算法結合，使數字抗噪聲處理器在120dB高噪聲環境下，達到話音清晰度不小于98。

圖 1

軟硬件設計方案
主要工作原理
本處理器主要完成高噪聲環境下話音的高清晰度通信功能。話音信號和環境噪聲通過MIC輸入到前置放大級，前置放大級的作用是把話音和環境噪聲放大到專用DSP芯片內的A/D能識別的幅度，以便A/D能正常轉換信號，模擬信號通過A/D轉換后變成12位的數字信號進入DSP的運算單元，DSP在前3秒鐘內完成測試周圍環境噪聲的大小并建立數學模型，然后按給定的算法處理話音和噪聲，把處理結果通過數據總線送到D/A，經平滑濾波后送入后級放大器，后級放大器的作用是為了滿足關聯設備輸入要求。
DSP芯片選擇
本文設計的JK—DP10數字抗噪聲處理器對數字信號處理器芯片的要求較高。芯片既要有很強的實時處理性能，又要有很高的運算速度和數據吞吐能力；還要求功耗低，外部的A/ D、D/ A及Flash閃存最好集成在DSP內部，以減小產品體積。所以，選用TMS320C5XX系列DSP芯片中的一款作為處理芯片，外配高速A/ D、D/ A及32KB Fl a s h作程序加載。
軟件算法方案
數字抗噪聲處理器是由自適應濾波器來實現的。自適應濾波器具有跟蹤信號和噪聲變化的能力，使濾波器的特性也隨信號和噪聲的變化而變化，以達到最優濾波效果。
自適應濾波器的特性變化是由自適應算法通過調整濾波器權系數來實現。一般情況，自適應濾波器由兩部分組成，一是濾波器結構，二是調整濾波器系數的自適應算法。自適應濾波器的結構采用FIR結構。對帶內白噪聲的處理用經典的LMS算法還不能達到最優的降噪效果，還要利用噪聲的自相關特性和功率譜密度特性，在LMS算法的基礎上作適當修整才能達到最佳的降噪效果。
數字式抗噪聲送話器組的DSP實現結構如圖1所示。
原始輸入信號d(n)包括信號和噪聲，x(n)為參考噪聲輸入。這種自適應濾波器實質上是完成d(n)中的噪聲估計，并把估計值y(n)與原始信道相減以達到噪聲消除的結果，當然，估計值y(n)與原始輸入信號并不是簡單的代數相減，而是有一套相應的軟件算法，如相關功率的功率譜分析等。
圖1中，自適應濾波器采用橫向型結構，濾波器的輸出y(n)表示為：
N- 1
y(n)= ∑ Wi (n- i)
i =0
N為濾波器的階數。
軟件設計
一個自適應濾波器實現的復雜性通常是由它所需要的乘法次數和階數來衡量。基于DSP實現的自適應濾波器系統，其DSP芯片的數據吞吐量和數據處理速度也相當重要。本數字抗噪聲處理器采用了120階自適應數字濾波器，選用了運算速度為40MIPS的DSP芯片作為主處理器，由于該DSP芯片內包含A/ D和D/ A及16KB的f l a s h存儲器，這些片內資源使自適應濾波器的實現更有效。
根據噪聲的自相關特性和功率密度性，軟件上除采用了傳統對稱橫向結構的FIR濾波器中的LMS算法外，還對噪聲和信號的功率譜密度進行估計，即對采樣編碼的16個值進行平方累加，求出其平均功率值，與前一樣點功率值進行比較，比較后的差值與設定的噪聲門限值進行相除，結果若大于1，則調整濾波器的權系數變小，信號輸出幅度變大，若結果小于等于1，則濾波器的權系數變大，信號輸出幅度變小。
定制專用抗噪聲DSP芯片
調試工作完成后，交給專門制作DSP芯片的公司作成一片具有抗噪聲功能的DSP專用芯片。經過實測，整機的耗電不大于70mA，DSP芯片的引出腳縮減到64引腳，大大減小了印刷電路板的面積。由于軟件代碼一次性掩膜在芯片內，免去了每次都寫入代碼的麻煩，減少了調試的工作量。一般情況下，模塊只要調試3個點就可完成，大大降低了調試成本，有利于批量生產。

結語
數字抗噪聲模塊使用DSP芯片，利用自適應技術，既提高了通信產品的抗噪性能，又降低了生產成本。該模塊已成功應用于我國機載通信設備。