完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
電子發燒友網技術文庫為您提供最新技術文章,最實用的電子技術文章,是您了解電子技術動態的最佳平臺。
ADuC7124/ADuC7126均為完全集成的1 MSPS、12位數據采集系統,在單芯片內集成高性能多通道ADC、16位/32位MCU和Flash/EE存儲器。ADC具有多達12路單端輸入。另外還有4個ADC輸入通道也可以和4個DAC的輸出引腳復用。ADC可以在單端模式或差分輸入模式下工作,ADC...
為了簡化編碼解碼器和PL之間的集成復雜度,這里介紹兩個AVNET所開發的IP核,可通過Avnet GitHub下載( github.com/Avnet/hdl/tree/master/IP )。在圖像處理鏈中,可以把它們放在處理鏈的最前端和最后端來連接外部的編解碼器。...
傳統變換器采用模擬硬件實現閉環反饋控制,獲得穩定的電壓和電流輸出。模擬控制實時反應系統狀態,響應速度較快,然而在測試技術領域和儀器產品中,模擬系統穩定性不能滿足實際需要。為了獲得高穩定性能,需要添加大量元器件進行環路補償。而且,負載、環境變化以及反饋環路中元器件的寄生參數、漂移、老化、不一致性等因素...
對于IP核輸出數據的解析最好的工具就是其自帶的仿真文件,里面既將接收的數據進行了解析,又將發送給IP核的數據進行了封裝,這對于了解數據結構和協議是十分有幫助的,以太網如此,pcie、ram、fifo等其它IP也如此,我們只需將ip自帶的仿真文件改為我們自己的邏輯即可,接口連接并不變。...
Spectrum Instrumentation公司推出了一款新的基于M2p 平臺以及59xx模塊的高速多通道數字轉換器,主芯片采用賽靈思公司的Artix-7 XCA75T FPGA。XCA75T FPGA是7系列Artix-7低端FPGA的一個中型產品,基于臺積電的28nm工藝,片上擁有75,52...
在Xilinx Wiki網站(http://wiki.xilinx.com/zynq-tools)下載Sourcery CodeBench,由于這個環境是為32-bit系統設計的,64-bit系統的用戶需要先安裝部分32-bit庫,在Ubuntu終端中進入root權限,輸入下面命令...
董永紅表示,未來的市場可能是功能級的SOC,加一個可編程的DSP。由上游半導體廠完成80%的工作,下游的系統廠完成剩下的20%工作。他把這種變化形象比比喻成DSP 2.0時代,其標志是不再以運算能力為出發點,而是講求功能為主。未來能夠勝出的是擁有算法和把算法工程化能力的公司,這也是區別于其他廠商的部...
我們先看有哪三種GPIO:MIO、EMIO、AXI_GPIO。其中MIO和EMIO是直接掛在PS上的GPIO。而AXI_GPIO是通過AXI總線掛在PS上的GPIO上。...
Zynq-7000 生產勘誤項目是(Xilinx 答復 47916)中所列項目的子集,通常包括由 Xilinx 和 Linux 社區實現的軟件解決方法應對措施。...
在硬件電路設計中,每一個IC芯片都有相應的電源端口對其供電,以驅動IC進行工作。對于普通的IC芯片,極大部分都是由單電源3.3V電壓供電,且輸出的高電平電壓也是3.3V,例如MCU和存儲器等常用的芯片。但是對于FPGA則不然,可編程邏輯的特性賦予了它包容萬物的能力,最終成為一個需要多電源供電的芯片,...
大多數工程師在工具箱中看到Arduino時都不會選擇它,因為它看起來過于的簡單以至于不太好用或者不能勝任某些功能。大多數情況下他們都是正確的,但是這并不是我們要在這里所討論的,有些人并沒有意識到這個低成本的開發板是一款非常強大的轉換工具,下面向大家介紹Arduino三個強大但是常被忽視的用途...
未加水印的圖像表示為f水印表示為w,常數a控制水印和襯底圖像的相對可見性。如果a為1,則水印是不透明的,并且襯底圖像完全是暗的;隨著a接近0,會逐漸看到更多的襯底圖像和更少的水印。通常a在0和1之間。如圖2所示,a為數字水印,b圖像中a=0.3,c圖像中是已加水印的b和原圖f的差值。...
該委員會專門設計用于與來自錫林克斯的PYNQ項目合作,并使用Python語言和庫,設計師可以創建高性能的嵌入式應用程序,具有并行硬件執行、高幀速率視頻處理、硬件加速算法、實時信號處理、高帶寬IO和低延遲控制。...
隨著信息技術的發展,特別是各種數字處理器處理速度的提高,人們對數據采集系統的要求越來越高,特別是在一些需要在極短時間內完成大量數據采集的場合,對數據采集系統的速度提出了非常高的要求。...
而眾所周知,在專用芯片與通用芯片中間,還有一個更為靈活,也更為神秘的領域:FPGA。無論是英特爾天價的收購還是微軟與 IBM 雄心勃勃的計劃,都讓人對其更加好奇。而“萬能芯片”的名稱,以及多樣化的職責范圍:它可以是智能手機里不起眼的一個小組件,也可以是數千美金一塊的開發板,也讓人對其真面目更加疑惑。...
近年來,ASIC設計規模的增大帶來了前所未有的芯片原型驗證問題,單顆大容量的FPGA通常已不足以容下千萬門級、甚至上億門級的邏輯設計。現今,將整個驗證設計分割到多個采用最新工藝大容量FPGA中,FPGA通過高速總線互聯,成為大規模ASIC或SOC原型驗證的極佳選擇。...
讓我們先來看看一個典型的Zynq SoC開發流程(如圖1):開發者首先需要對軟硬件進行分區,即確定系統哪些部分放入PL(可編程邏輯)中進行硬件加速,哪些部分在PS(處理器系統)中用軟件實現;接下來,要完成軟/硬件之間的連接,包括使用怎樣的DataMover、PS與PL之間的接口如何配置等;之后要完成...
數字電路設計中一般包括3個大的階段:源代碼輸入、綜合和實現,而電路仿真的切入點也基本與這些階段相吻合,根據適用的設計階段的不同仿真可以分為RTL行為級仿真、綜合后門級功能仿真和時序仿真。這種仿真輪廓的模型不僅適合FPGA/CPLD設計,同樣適合IC設計。...
網卡在功能上包含OSI模型的兩個層,數據鏈路層和物理層。物理層定義了數據傳送與接收所需要的電與光信號、線路狀態、時鐘基準、數據編碼和電路等,并向數據鏈路層設備提供標準接口。數據鏈路層則提供尋址機構、數據幀的構建、數據差錯檢查、傳送控制、向網絡層提供標準的數據接口等功能。網卡中負責數據鏈路的芯片叫做M...