完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>
電子發燒友網技術文庫為您提供最新技術文章，最實用的電子技術文章，是您了解電子技術動態的最佳平臺。
傳統的數據鏈存在著誤碼率高、衰落大、干擾嚴重等問題，即使采用高效的信息壓縮編碼技術仍難以滿足高光譜、激光雷達、合成孔徑雷達等一系列高分載荷數據傳輸的帶寬要求。針對現有技術的不足，本設計中通過引進美軍成熟先進的VPX總線，構建新一代的數據通信平臺，實現由傳統到高速、寬帶、多功能、通用性強的通信平臺的跨...
西安某汽車電子有限公司生產的XLM油泵支架產 品功能測試臺設計中，有一項針對高度阻值（TSG）的 功能測試。該測試內容要求阻值電壓采樣與液位高度進 行一一對應。使用傳統的采集方式難以保證采集的可靠 性?；柙撛O計要求，本文提出了一種采用LabVIEW FPGA的數據傳輸技術，該技術能夠在高速采樣的前...
FPGA是一種集成電路，包含許多（64至10，000多個）相同的邏輯單元，可以將它們視為標準組件。每個邏輯單元可以獨立承擔一組有限的個性中的任何一個。單個單元通過電線矩陣互連和可編程開關。通過為每個單元指定簡單的邏輯功能并有選擇地閉合互連矩陣中的開關來實現用戶的設計，通過將這些基本模塊組合以創建...
目前微電子技術已經發展到 SOC 階段，即集成系統（Integrated System）階段，相對于集成電路（IC）的設計思想有著革命性的變化。SOC 是一個復雜的系統，它將一個完整產品的功能集成在一個芯片上，包括核心處理器、存儲單元、硬件加速單元以及眾多的外部設備接口等，具有設計周期長、實現成本高...
液晶顯示已成為目前平板電視與計算機顯示終端的主流，液晶顯示器的研究設計、生產、檢驗等部門甚至消費者需要用一些定量或定性的方法和指標去檢驗液晶顯示器的質量和特性。...
通用異步收發器（Universal Asynchronous Receiver／Transmitter，UART）可以和各種標準串行接口，如RS232和RS485等進行全雙工異步通信，具有傳輸距離遠、成本低、可靠性高等優點。一般UART由專用芯片來實現，但專用芯片引腳都較多，內含許多輔助功能，在實際...
在嵌入式系統或移動設備上使用SD卡，接口的構建和文件系統實現是必須解決的問題。本文探討在CycloneII平臺為基礎的嵌入式系統上，實現SD卡接口和文件系統的實現方法。...
隨著高速數字系統的發展，高速串行數據被廣泛使用，內嵌高速串行接口的FPGA也得到大量應用，相應的高速串行信號質量的測試也越來越頻繁和重要。通常用示波器觀察信號波形、眼圖、抖動來衡量信號的質量，Xilinx提供的IBERT（Integrated Bit Error Ratio Tester）作為一種高...
在這種方法中面積的復制可以換取速度的提高。支持的速度越高，就意味著可以實現更高的產品性能。一些注重產品性能的應用領域可以采用并行處理技術，實現面積換速度。...
近幾年來，由于現場可編程門陣列（FPGA）的使用非常靈活，又可以無限次的編程，已受到越來越多的電子編程者的喜愛，很多朋友都想學習一些FPGA入門知識準備進行這個行業，現在關于FPGA入門知識的書籍、論壇、教程等種類繁多各式各樣。下面筆者也通過搜尋一些關于FPGA入門知識的資料供大家學習和參考。...
與處理器不同，FPGA本質上是真正并行的，因此不同的處理操作不必爭奪相同的資源。每個獨立的處理任務都分配給芯片的專用部分，并且可以自主運行，而不受其他邏輯塊的影響。因此，當您添加更多處理時，應用程序一部分的性能不會受到影響。...
本文為您分享基于C66x+FPGA的SRIO開發視頻教程，適用于創龍TMS320C6678、TMS320C665x、Kintex-7、Artix-7平臺。...
在進行硬件單元電路設計時，必須明確對各單元電路的具體要求，詳細擬定出單元電路的性能指標，認真考慮各單元電路之間的相互聯系，注意前后級單元電路之間信號的傳遞方式和匹配。...
時間數字轉換（tdc）技術原本是實驗核物理中的課題，隨著科學技術的不斷發展，精密時間測量數字化技術在高能物理、雷達、激光和聲納測距、通信測向、遙感成像等都應用了高分辨率的tdc技術，全數字集成電路的工藝簡單，造價較低，設計難度較小，是電路設計人員追求的目標，因此，全數字的tdc也成為研究人員關注的問...
在數字系統設計中，根據不同的設計需要，經常會遇到偶數分頻、奇數分頻、半整數分頻等，有的還要求等占空比。在基于cpld（復雜可編程邏輯器件）的數字系統設計中，很容易實現由計數器或其級聯構成各種形式的偶數分頻及非等占空比的奇數分頻，但對等占空比的奇數分頻及半整數分頻的實現較為困難。...
時鐘是整個電路最重要、最特殊的信號，系統內大部分器件的動作都是在時鐘的跳變沿上進行， 這就要求時鐘信號時延差要非常小， 否則就可能造成時序邏輯狀態出錯。...
在復位電路中，由于復位信號是異步的，因此，有些設計采用同步復位電路進行復位，并且絕大多數資料對于同步復位電路都認為不會發生亞穩態，其實不然，同步電路也會發生亞穩態，只是幾率小于異步復位電路。...
當檢測到上升沿時, pos_edge信號輸出一個時鐘周期的高電平; 檢測到下降沿時，neg_edge輸出一個時鐘周期的高電平。...
案例說明 1. Kintex-7 FPGA使用SRIO IP核作為Initiator，通過AD9613模塊采集AD數據。AD9613采樣率為250MSPS，雙通道12bit，12bit按照16bit發送，因此數據量為16bit * 2 * 250M = 8Gbps； 2. AD數據通過SRIO由Ki...
關注我們的微信
下載發燒友APP
電子發燒友觀察
版權所有 ? 湖南華秋數字科技有限公司
長沙市望城經濟技術開發區航空路6號手機智能終端產業園2號廠房3層（0731-88081133）
電子發燒友 （電路圖） 湘公網安備43011202000918
工商網監
湘ICP備2023018690號-1
