完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1669個(gè) 瀏覽:124117次 帖子:5352個(gè)
ZYNQ PS + PL異構(gòu)多核案例開(kāi)發(fā)手冊(cè)之1axi_gpio_led_demo案例
本文主要介紹ZYNQ PS + PL異構(gòu)多核案例的使用說(shuō)明,適用開(kāi)發(fā)環(huán)境:Windows 7/10 64bit、Xilinx Vivado 2017.4...
DaVinci數(shù)字視頻開(kāi)發(fā)平臺(tái)的主要特性及應(yīng)用分析
無(wú)電容線性放大器和視頻放大器AK4203是具有1通道視頻驅(qū)動(dòng)器的音頻立體聲無(wú)電容線性驅(qū)動(dòng)器。它消除了對(duì)帶有內(nèi)置電荷泵電路的大型隔直電容器的需求。AK42...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章自定義IP實(shí)驗(yàn)
創(chuàng)建自己的IP核有很多好處,例如系統(tǒng)設(shè)計(jì)定制化;設(shè)計(jì)復(fù)用,可以在在IP核中加入license, 有償提供給別人使用;簡(jiǎn)化系統(tǒng)設(shè)計(jì)和縮短設(shè)計(jì)時(shí)間。用ZYN...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用
使用zynq最大的疑問(wèn)就是如何把PS和PL結(jié)合起來(lái)使用,在其他的SOC芯片中一般都會(huì)有GPIO,本實(shí)驗(yàn)使用一個(gè)AXI GPIO的IP核,讓PS端通過(guò)AX...
FDRE代表一個(gè)單D型觸發(fā)器,含的有五個(gè)信號(hào)分別為: 數(shù)據(jù)(data,D)、時(shí)鐘使能(Clock enable,CE)、時(shí)鐘(Clock)、同步復(fù)位(...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片內(nèi)FIFO讀寫(xiě)測(cè)試實(shí)驗(yàn)
FIFO: First in, First out代表先進(jìn)的數(shù)據(jù)先出,后進(jìn)的數(shù)據(jù)后出。Xilinx在VIVADO里為我們已經(jīng)提供了FIFO的IP核, 我...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第一章MPSoC芯片介紹
原創(chuàng)聲明: 本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。 適用于板卡型號(hào): AXU2CGA...
HLS優(yōu)化設(shè)計(jì)中pipeline以及unroll指令:細(xì)粒度并行優(yōu)化的完美循環(huán)
HLS 優(yōu)化設(shè)計(jì)的最關(guān)鍵指令有兩個(gè):一個(gè)是流水線 (pipeline) 指令,一個(gè)是數(shù)據(jù)流(dataflow) 指令。正確地使用好這兩個(gè)指令能夠增強(qiáng)算法...
fpga開(kāi)發(fā)板使用教程之在K7上用Ibert實(shí)現(xiàn)基本的GTX測(cè)試
GTX、GTH等具體是什么就不多介紹了,網(wǎng)上有很多。寫(xiě)這個(gè)的目的,就是當(dāng)收到FPGA板卡后,要判斷本板的高速串行總線是否能夠應(yīng)用,那就需要做基本的功能測(cè)...
2020-12-31 標(biāo)簽:fpgaXilinx開(kāi)發(fā)板 8388 0
AD9361+ ZYNQ軟件無(wú)線電平臺(tái)搭建實(shí)例
TLZ7xH-EVM評(píng)估板接口資源豐富,引出雙路千兆網(wǎng)口、四路SFP+光口、雙路CameraLink、HDMI、FMC、PCIe、USB、Micro S...
2020-12-10 標(biāo)簽:智能電網(wǎng)Xilinx無(wú)線電 3890 0
嵌入式Linux系統(tǒng)CPU控制常見(jiàn)辦法測(cè)試
01 測(cè)試環(huán)境 Xilinx ZCU106 單板 Xilinx VCU TRD2020.1 02 介紹 嵌入式Linux系統(tǒng)中,Linux直接管理所有C...
基于XilinxVirtex?-6FPGA 11.18 Gbps收發(fā)器的高速互操作性
AFBR-703SDZ收發(fā)器是Avago的SFP + SR系列的一部分。AFBR-701ASDZ是其SFP + LR系列的一部分。本應(yīng)用筆記介紹了Ava...
Head Unit 的主機(jī)的系統(tǒng)架構(gòu)全面解析
MGU 是由哈曼生產(chǎn),這個(gè)系統(tǒng)是和 RAM(Receiver Audio Module)一起使用的,是由 1 塊主板組成。
基于FPGA 的SHA-256 安全認(rèn)證設(shè)計(jì)
Alcatraz (MAXREFDES34#) 子系統(tǒng)提供了一個(gè)參考設(shè)計(jì),用于保護(hù) Xilinx FPGA 以保護(hù) IP 并防止附加的外設(shè)偽造。該系統(tǒng)在...
ARM與FPGA通過(guò)高速通信接口快速進(jìn)行數(shù)據(jù)交換,可滿(mǎn)足各種工業(yè)現(xiàn)場(chǎng)應(yīng)用場(chǎng)景。
如何解決FPGA引腳與LVDS信號(hào)相連時(shí)兼容性的問(wèn)題
很多工程師在使用Xilinx開(kāi)發(fā)板時(shí)都注意到了一個(gè)問(wèn)題,就是開(kāi)發(fā)板中將LVDS的時(shí)鐘輸入(1.8V電平)連接到了VCCO=2.5V或者3.3V的Bank...
基于Virtex-5 LX110驗(yàn)證平臺(tái)實(shí)現(xiàn)FPGA性能的硬件系統(tǒng)設(shè)計(jì)
目前ASIC設(shè)計(jì)的規(guī)模在不斷擴(kuò)大、復(fù)雜度在不斷增加,與此同時(shí),日益激烈的競(jìng)爭(zhēng)使得今天的電子產(chǎn)品市場(chǎng)對(duì)產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間極為敏感。如何提高驗(yàn)證的效率已成為...
當(dāng)我們安裝好Vivado 的時(shí)候,也同時(shí)裝好了Vivado HLS.。 這是個(gè)什么東西?我就有一種想一探究的感覺(jué)。網(wǎng)上一查,Vivado High-Le...
2020-10-14 標(biāo)簽:FPGA設(shè)計(jì)XilinxC++ 3704 0
DDR3 SDRAM控制器IP核的寫(xiě)命令和寫(xiě)數(shù)據(jù)間關(guān)系講解
1. 背景 這篇文章主要介紹了DDR3IP核的寫(xiě)實(shí)現(xiàn)。 2. 寫(xiě)命令和數(shù)據(jù)總線介紹 DDR3 SDRAM控制器IP核主要預(yù)留了兩組總線,一組可以直接綁定...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |