完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > pll
文章:487個(gè) 瀏覽:136256次 帖子:518個(gè)
對(duì)于 64b/66b 鏈路層,66 位數(shù)據(jù)塊是兩個(gè)同步標(biāo)頭位,后跟八個(gè)八位字節(jié)的示例數(shù)據(jù),部分基于 IEEE 802.3 條款 49 中定義的塊格式。與...
2022-12-21 標(biāo)簽:轉(zhuǎn)換器pll 1520 0
本應(yīng)用筆記討論了影響鎖相環(huán)(PLL)死區(qū)和抖動(dòng)性能的鑒頻鑒相器特性。在采用電荷泵環(huán)路濾波器設(shè)計(jì)的PLL中,提供最短持續(xù)時(shí)間的鑒相器輸出脈沖幾乎消除了PL...
頻譜分析儀通常用于測(cè)量信號(hào)的頻譜特性,如頻率、幅度和相位等。在某些應(yīng)用中,頻譜分析儀也可以用來(lái)測(cè)量相位鎖定環(huán)( PLL)的鎖定時(shí)間。
有些電路本來(lái)沒(méi)有問(wèn)題,連接上探頭就有問(wèn)題了;有些電路本來(lái)有問(wèn)題,接上探頭又沒(méi)有問(wèn)題了。兩種情況下的根源可能大不一樣,但一定是有一個(gè)沒(méi)有被挖出來(lái)的根源。
具有分布式PLL的相控陣的系統(tǒng)級(jí)本地振蕩器相位噪聲模型
已經(jīng)提出了一種在具有分布式鎖相環(huán)的系統(tǒng)中評(píng)估相位噪聲的方法。該方法的基礎(chǔ)是每個(gè)組件都可以通過(guò)其單獨(dú)的噪聲、組件與系統(tǒng)輸出之間的噪聲傳遞函數(shù)、使用的數(shù)...
稱(chēng)為 PLL 塊的反饋控制系統(tǒng)負(fù)責(zé)自動(dòng)調(diào)整本地生成的信號(hào)的相位以匹配輸入信號(hào)的相位。轉(zhuǎn)換器的阻抗會(huì)受到 PLL 的影響,主要是在頻率范圍較低時(shí)。當(dāng) PL...
2024-01-23 標(biāo)簽:轉(zhuǎn)換器pll反饋控制系統(tǒng) 1437 0
雙環(huán)路時(shí)鐘發(fā)生器清除抖動(dòng)提供多個(gè)高頻輸出
一些現(xiàn)代雙環(huán)模擬PLL集成在單個(gè)芯片上,使設(shè)計(jì)人員能夠減少低頻參考抖動(dòng),同時(shí)提供高頻、低相位噪聲輸出。這節(jié)省了寶貴的PCB面積,并允許從單個(gè)相位對(duì)齊源對(duì)...
2023-01-30 標(biāo)簽:芯片pll時(shí)鐘發(fā)生器 1432 0
切勿讓不良參考信號(hào)破壞鎖相環(huán)/合成器中的相位噪聲
雖然并非精確的比較,但這一概念適用的前提是您將輸入?yún)⒖夹盘?hào)視為食物,由鎖相環(huán)(PLL)/合成器攝入,這會(huì)影響PLL/合成器的性能,可在圖1所示的輸出相位...
基于高分辨率A/D轉(zhuǎn)換器和DL技術(shù)實(shí)現(xiàn)時(shí)鐘穩(wěn)定電路的設(shè)計(jì)
另外,在高分辨率A/D轉(zhuǎn)換器電路設(shè)計(jì)技術(shù)中,Σ-Δ電路結(jié)構(gòu)是目前很流行的一種電路設(shè)計(jì)技術(shù),這種電路結(jié)構(gòu)不僅在高分辨低速或中速A/D轉(zhuǎn)換器方面將逐步取代S...
2020-07-22 標(biāo)簽:轉(zhuǎn)換器flashpll 1421 0
同步網(wǎng)絡(luò)高性能線(xiàn)卡的應(yīng)用
同步以太網(wǎng)是一種采用以太網(wǎng)鏈路碼流恢復(fù)時(shí)鐘的技術(shù), 簡(jiǎn)稱(chēng)SyncE。同步以太網(wǎng)通過(guò)從串行數(shù)據(jù)碼流中恢復(fù)出發(fā)送端的時(shí)鐘,從而實(shí)現(xiàn)網(wǎng)絡(luò)時(shí)鐘同步。但SyncE...
傳統(tǒng) PLL 與平移環(huán)系統(tǒng)級(jí)封裝技術(shù)
低噪聲平移環(huán)的設(shè)計(jì)涉及眾多電路塊的實(shí)現(xiàn),導(dǎo)致設(shè)計(jì)復(fù)雜,通常體積龐大,靈活性有限。此外,整個(gè)電路必須針對(duì)目標(biāo)操作進(jìn)行驗(yàn)證和特征化。
用于高頻接收器和發(fā)射器的鎖相環(huán)—第一部分
第一部分將重點(diǎn)介紹有關(guān)PLL的基本概念,同時(shí)描述基本PLL 架構(gòu)和工作原理,另外,我們還將舉例說(shuō)明PLL在通信系統(tǒng) 中的用途。最后,我們將展示一種運(yùn)用A...
這個(gè)問(wèn)題更嚴(yán)格的提一下,就是一個(gè)環(huán)路,dc時(shí)增益》1( 0dB),相位為0(有的仿真器默認(rèn)加了一個(gè)負(fù)號(hào),所以那里就是180度)這個(gè)系統(tǒng)能穩(wěn)定存在嗎?
如何根據(jù)基本的數(shù)據(jù)表規(guī)格估算出PLL的相位噪聲
當(dāng)信號(hào)源被用作本機(jī)振蕩器(LO)或高速時(shí)鐘時(shí),相位噪聲性能對(duì)滿(mǎn)足系統(tǒng)要求起到了重要作用。最初從數(shù)據(jù)表中推斷出該規(guī)格時(shí)似乎就像一個(gè)獨(dú)立的項(xiàng)目。下面我來(lái)講解...
本應(yīng)用筆記介紹了壓控振蕩器(VCO)的槽路設(shè)計(jì)方法,并給出了常用的中頻(IF) 85MHz、190MHz、210MHz壓控振蕩器的設(shè)計(jì)實(shí)例。這些設(shè)計(jì)減少...
在Trion上驅(qū)動(dòng)PLL走pllin管腳
之前在Trion上一直強(qiáng)調(diào)驅(qū)動(dòng)PLL要走pllin管腳。但是如果在硬件設(shè)計(jì)之時(shí)沒(méi)有注意而把PLL輸入管腳放置在普通GPIO也不是完全沒(méi)有辦法。
使用兩片MAX176 ADC實(shí)現(xiàn)FSK控制回路的設(shè)計(jì)
本文給出了快速響應(yīng)FSK控制環(huán)路模擬前端的詳細(xì)設(shè)計(jì)方案。用兩片MAX176 ADC分別量化兩個(gè)輸入通道并控制FSK調(diào)制器的PLL。這一獨(dú)特、簡(jiǎn)單的結(jié)構(gòu)將...
應(yīng)用工程師咨詢(xún):寬帶CMOS開(kāi)關(guān)
CMOS 寬帶交換機(jī)主要設(shè)計(jì)用于滿(mǎn)足以 ISM(工業(yè)、科學(xué)和醫(yī)療)頻段頻率(900 MHz 及以上)傳輸?shù)脑O(shè)備的要求。這些器件具有低插入損耗、端口間高隔...
數(shù)字頻率合成器(Digital Frequency Synthesizer)是一種電子設(shè)備,用于生成精確的、可編程的高穩(wěn)定度的頻率信號(hào)。它的主要作用是在...
編輯推薦廠(chǎng)商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |