完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12609個(gè) 瀏覽:619253次 帖子:7910個(gè)
菊花鏈,或通過(guò)JTAG端口連接多個(gè)DSP、FPGA、CPLD和其他邏輯器件,允許使用單個(gè)JTAG連接器控制它們。菊花鏈通常用于具有多個(gè)JTAG器件的電路...
基于FPGA的系統(tǒng)結(jié)合了兩個(gè)視頻流以提供3D視頻
本文概述了使用模擬或HDMI攝像機(jī)實(shí)現(xiàn)立體視覺(3D視頻)的要求。它描述了一個(gè)基于 FPGA 的系統(tǒng),該系統(tǒng)將兩個(gè)視頻流組合成一個(gè) 3D 視頻流,以便通...
探究一種避免綜合與實(shí)現(xiàn)直接修改BRAM初始化值的方法
以交換機(jī)設(shè)計(jì)為例。在交換機(jī)設(shè)計(jì)前期,轉(zhuǎn)發(fā)表項(xiàng)是固化在交換機(jī)內(nèi)部的(給FPGA片內(nèi)BRAM初始值),但是在測(cè)試過(guò)程中,往往需要對(duì)表項(xiàng)進(jìn)行修改,如果直接修改...
FPGA應(yīng)用之vivado三種常用IP核的調(diào)用
今天介紹的是vivado的三種常用IP核:時(shí)鐘倍頻(Clocking Wizard),實(shí)時(shí)仿真(ILA),ROM調(diào)用(Block Memory)。
基于FPGA設(shè)計(jì)一個(gè)能夠?qū)崟r(shí)采集并顯示的數(shù)字圖像處理系統(tǒng)
隨著科學(xué)技術(shù)的高速發(fā)展,F(xiàn)PGA在系統(tǒng)結(jié)構(gòu)上為數(shù)字圖像處理帶來(lái)了新的契機(jī)。圖像中的信息并行存在,因此可以并行對(duì)其施以相同的操作,使得圖像處理的速度大大提...
FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”
S_AXI_ACP_FPD接口實(shí)現(xiàn)了PS 和PL 之間的低延遲連接,通過(guò)這個(gè)128位的接口,PL端可以直接訪問(wèn)APU的L1和L2 cache,以及DDR...
什么是深度學(xué)習(xí)?深度學(xué)習(xí)在FPGA上的優(yōu)缺點(diǎn)
神經(jīng)網(wǎng)絡(luò)是一種模擬人腦的神經(jīng)元和神經(jīng)網(wǎng)絡(luò)的計(jì)算模型。
2023-02-01 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)機(jī)器學(xué)習(xí) 1016 0
基于FPGA實(shí)現(xiàn)CAN通信的設(shè)計(jì)方案
從圖中可以看出接收了一包完整的標(biāo)準(zhǔn)數(shù)據(jù)幀。在通過(guò)CAN調(diào)試工具進(jìn)行數(shù)據(jù)的發(fā)送測(cè)試時(shí):CAN調(diào)試工具每秒發(fā)送60包,測(cè)試了一個(gè)小時(shí),沒有出現(xiàn)接收數(shù)據(jù)錯(cuò)誤。
如何把FPGA調(diào)試中的數(shù)據(jù)給捕獲出來(lái)并保存為文件
在FPGA調(diào)試過(guò)程中,經(jīng)常遇到這樣的情況:出現(xiàn)BUG時(shí),想采用仿真環(huán)境把FPGA調(diào)試中遇到的BUG給重現(xiàn)出來(lái),但無(wú)論怎樣改變仿真環(huán)境中的激勵(lì),都無(wú)法重現(xiàn)...
如何利用MAX77812設(shè)置啟動(dòng)和關(guān)斷順序
MAX77812支持主相之間的可編程啟動(dòng)和關(guān)斷。啟動(dòng)和關(guān)斷序列由 GPI 的 EN 引腳或GLB_EN功能啟動(dòng)。主相之間的啟動(dòng)和關(guān)斷延遲時(shí)間可在0ms至...
FPGA和SoC對(duì)機(jī)器學(xué)習(xí)的優(yōu)化方案解析
對(duì)于新的架構(gòu)和微體系架構(gòu),仍然有機(jī)會(huì)。ML工作負(fù)載正在迅速擴(kuò)展。OpenAI 5月份的一份報(bào)告顯示,用于最大AI/ML訓(xùn)練的計(jì)算能力每3.5個(gè)月就增加一...
可不可以同時(shí)在Windows和Linux上做FPGA開發(fā)呢?
Linux上運(yùn)行Vivado這類EDA工具要比Window上快很多,大概就是優(yōu)化的問(wèn)題,所以選擇Linux上開發(fā)是一個(gè)比較好的選擇(主要是免費(fèi))。
引言:本文分享一篇技術(shù)PPT,該P(yáng)PT主要介紹如何將算法映射到FPGA或ASIC硬件架構(gòu)。
系統(tǒng)演示平臺(tái)簡(jiǎn)化了從評(píng)估到原型設(shè)計(jì)的過(guò)渡
雙板評(píng)估系統(tǒng)包括一個(gè)控制器板,可與多個(gè)子板重復(fù)使用。控制器板通過(guò)USB 2.0連接到個(gè)人計(jì)算機(jī),并通過(guò)標(biāo)準(zhǔn)120針連接器為子板提供一系列常用的通信接口。...
微控制器、FPGA、DSP、ADC 和其他采用多個(gè)電壓軌工作的器件需要電源排序。這些應(yīng)用通常要求內(nèi)核和模擬模塊在數(shù)字I/O軌之前上電,盡管某些設(shè)計(jì)可能需...
如何用FPGA實(shí)現(xiàn)CAN總線通信控制器
CAN 總線是一種多主總線,總線上任意節(jié)點(diǎn)可在任意時(shí)刻主動(dòng)地向網(wǎng)絡(luò)上其他節(jié)點(diǎn)發(fā)送信息而不分主次,因此可在各節(jié)點(diǎn)之間實(shí)現(xiàn)自由通信。
系統(tǒng)演示平臺(tái)有助于快速原型設(shè)計(jì)和評(píng)估
系統(tǒng)設(shè)計(jì)可能是一個(gè)復(fù)雜的問(wèn)題,需要理解許多不同的元素,但原型設(shè)計(jì)和快速演示解決方案子部分的能力可以簡(jiǎn)化流程,更重要的是,降低設(shè)計(jì)人員面臨的風(fēng)險(xiǎn)。借助AD...
FPGA的英文翻譯過(guò)來(lái)是現(xiàn)場(chǎng)可編程門陣列,這是相對(duì)于ASIC來(lái)說(shuō)的,ASIC硬件也可以可做是門陣列,但是它是非可編程的器件,流片完成之后功能就固化了。但...
FPGA數(shù)字圖像顯示原理與實(shí)現(xiàn)(Verilog)
視頻圖像經(jīng)過(guò)數(shù)十年的發(fā)展,已形成了一系列的規(guī)范,以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。盡管DP、DVI、Type-C等圖像接口技術(shù)近...
VHDL和Verilog代碼編寫后通常需要編寫激勵(lì)文件進(jìn)行仿真以驗(yàn)證代碼的可行性,通過(guò)仿真可以及時(shí)排查代碼存在的時(shí)序問(wèn)題,有效提高代碼實(shí)現(xiàn)效率。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |