完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12607個(gè) 瀏覽:618904次 帖子:7909個(gè)
Vitis調(diào)試技巧-從Vitis中導(dǎo)出數(shù)據(jù)到本地
在Zynq開發(fā)中有一個(gè)很常用的功能是將ARM端的數(shù)據(jù)導(dǎo)出到本地,然后通過Matlab,Python等工具對(duì)數(shù)據(jù)進(jìn)行分析。
解決方案包括建立一個(gè)分布式計(jì)算機(jī)視覺系統(tǒng),增加建筑物火災(zāi)的早期檢測(cè)。該系統(tǒng)的分布式和模塊化特性可以輕松部署,而無(wú)需增加更多基礎(chǔ)設(shè)施。在
2023-05-29 標(biāo)簽:fpgaAI計(jì)算機(jī)視覺 717 0
問題:近年來(lái),不斷增加的城市人口、更復(fù)雜的人口密集建筑以及與大流行病相關(guān)的問題增加了火災(zāi)偵查的難度。因此,為了增強(qiáng)消防人員對(duì)火災(zāi)事件的快速反應(yīng),安裝視頻...
2023-05-29 標(biāo)簽:fpga計(jì)算機(jī)AI 1331 0
使用FPGA進(jìn)行AI火災(zāi)定位-FirAI
目標(biāo):解決方案包括建立一個(gè)分布式計(jì)算機(jī)視覺系統(tǒng),增加建筑物火災(zāi)的早期檢測(cè)。該系統(tǒng)的分布式和模塊化特性可以輕松部署,而無(wú)需增加更多基礎(chǔ)設(shè)施。
Intel和Xilinx的FPGA系列芯片命名規(guī)則
Altera FPGA產(chǎn)品系列也備受歡迎,主要的FPGA系列產(chǎn)品有:Cyclone、MAXII、Arria、Stratix、Agilex,其中應(yīng)用廣泛的...
Vivado增量編譯的基本概念、優(yōu)點(diǎn)、使用方法以及注意事項(xiàng)
隨著FPGA設(shè)計(jì)的復(fù)雜度不斷提高,設(shè)計(jì)人員需要選擇更為高效的設(shè)計(jì)流程來(lái)保證開發(fā)效率和減少開發(fā)成本。其中,Vivado增量編譯是一種非常重要的設(shè)計(jì)流程。本...
2023-05-25 標(biāo)簽:fpgaFPGA設(shè)計(jì)時(shí)序 5674 0
前面在時(shí)序分析中提到過亞穩(wěn)態(tài)的概念,每天學(xué)習(xí)一點(diǎn)FPGA知識(shí)點(diǎn)(9)之時(shí)序分析并且在電路設(shè)計(jì)中如果不滿足Tsu(建立時(shí)間)和Th(保持時(shí)間),很容易就出...
2023-05-25 標(biāo)簽:fpga亞穩(wěn)態(tài)復(fù)位電路 2276 0
有人說(shuō)FPGA不需要上電復(fù)位電路,因?yàn)閮?nèi)部自帶上電復(fù)位信號(hào)。也有人說(shuō)FPGA最好加一個(gè)上電復(fù)位電路,保證程序能夠正常地執(zhí)行。不管是什么樣的結(jié)果,這里先把...
上一篇文章已經(jīng)講過了單bit跨時(shí)鐘域的處理方法,這次解說(shuō)一下多bit的跨時(shí)鐘域方法。
2023-05-25 標(biāo)簽:fpga信號(hào)計(jì)數(shù)器 1337 0
跨時(shí)鐘域是FPGA設(shè)計(jì)中最容易出錯(cuò)的設(shè)計(jì)模塊,而且一旦跨時(shí)鐘域出現(xiàn)問題,定位排查會(huì)非常困難,因?yàn)榭鐣r(shí)鐘域問題一般是偶現(xiàn)的,而且除非是構(gòu)造特殊用例一般的仿...
2023-05-25 標(biāo)簽:fpgaFPGA設(shè)計(jì)信號(hào) 2528 0
Xilinx FPGA遠(yuǎn)程調(diào)試方法(二)
上篇主要是分享了Vivado編譯軟件遠(yuǎn)程調(diào)試的方法。杰克使用Vivado軟件進(jìn)行遠(yuǎn)程連接,主要是用于固化程序以及FPGA(PL端)的異常排查。而本篇主要...
2023-05-25 標(biāo)簽:fpgaXilinx遠(yuǎn)程調(diào)試 3511 0
Xilinx FPGA遠(yuǎn)程調(diào)試方法(一)
日常的FPGA開發(fā)常常會(huì)遇到“編碼與上機(jī)調(diào)試使用各自的電腦”的場(chǎng)景,解決方法一般如下。
邏輯鎖定功能可以將FPGA中的代碼模塊在固定區(qū)域?qū)崿F(xiàn),優(yōu)化時(shí)序性能,提升設(shè)計(jì)可靠性。 增量編譯功能,可以使設(shè)計(jì)更快速時(shí)序收斂,加快編譯速度。
英特爾 Agilex 7 FPGA 產(chǎn)品現(xiàn)已量產(chǎn)
從邊緣到網(wǎng)絡(luò)再到云端,隨著創(chuàng)新不斷催生出新的連接技術(shù)與處理模型,對(duì)于靈活的硬件解決方案的需求也在不斷增長(zhǎng)。
關(guān)于FPGA四輸入、六輸入基本邏輯單元LUT的一點(diǎn)理解
我們知道FPGA由LUT、IO接口、時(shí)鐘管理單元、存儲(chǔ)器、DSP等構(gòu)成,我覺得最能代表FPGA特點(diǎn)的就是LUT了。當(dāng)然不同廠家、同一廠家不同階段FPGA...
FPGA遠(yuǎn)程更新/遠(yuǎn)程調(diào)試的一種簡(jiǎn)單方法
之前介紹過一種遠(yuǎn)程(無(wú)線)更新的方式,詳見《起飛!通過無(wú)線WIFI下載調(diào)試FPGA》,這種方式缺點(diǎn)有兩個(gè):一是速度較慢;二是我們的設(shè)備中需要增加一個(gè)無(wú)線...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |