完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12609個(gè) 瀏覽:619177次 帖子:7910個(gè)
FPGA相比CPU在運(yùn)算中的優(yōu)勢(shì)
FPGA相比于CPU,最大的優(yōu)點(diǎn)在于速度,簡(jiǎn)單來講,F(xiàn)PGA是靠控制每個(gè)時(shí)鐘(Cycle)來驅(qū)動(dòng)信號(hào)與寄存器傳輸?shù)模簿褪钦f可以通過時(shí)鐘來精確控制任務(wù)。
基于FPGA的比特平面分層 基于單核Zynq 7Z007S的MiniZed? 開發(fā)套件 Xilinx 推出革命性的新型自適應(yīng)計(jì)算產(chǎn)品 基于FPGA的二值...
2018-04-06 標(biāo)簽:FPGA 7565 0
Xilinx首次亮相的Virtex UltraScale+ HBM FPGA
隨著人工智能、5G通信、大數(shù)據(jù)、云計(jì)算等應(yīng)用的出現(xiàn),人們對(duì)于通信帶寬的要求也在不斷的提高,這些應(yīng)用需要高吞吐、低延遲、高密度部署等特性,傳統(tǒng)的DDR S...
FPGA定點(diǎn)小數(shù)的常規(guī)格式、相對(duì)于浮點(diǎn)小數(shù)的優(yōu)勢(shì)與劣勢(shì)
Lattice的ECP3/ECP5系列FPGA內(nèi)部集成了多個(gè)sysDSP架構(gòu)的乘法器模塊,基于sysDSP,用戶可以便捷地設(shè)計(jì)出低功耗高性能的數(shù)字信號(hào)...
我不得不承認(rèn),隨著時(shí)間的推移為 FPGA 供電變得越來越復(fù)雜,本文提供一些建議,希望可以幫助簡(jiǎn)化 FPGA 的電源解決方案,使用戶能夠創(chuàng)建出快速便捷的解...
像素是由比特組成的數(shù)字。例如,在256級(jí)灰度圖像中,每個(gè)像素的灰度是由8比特(也就是1個(gè)字節(jié))組成。一幅8比特圖像可以認(rèn)為由8個(gè)1比特平面組成,如圖1所...
我們使用3x3模板進(jìn)行邊界提取,所以當(dāng)3x3九個(gè)點(diǎn)都是‘1’的時(shí)候,輸出為‘1’,當(dāng)九個(gè)點(diǎn)都是‘0’的時(shí)候,輸出為‘1’,其他情況輸出均為‘0’。
2018-03-26 標(biāo)簽:fpga 4008 0
以計(jì)數(shù)器為32位為例:FPGA中計(jì)數(shù)器設(shè)計(jì)探索
值得注意的是,以上測(cè)試是在資源足夠頻率不高的條件下測(cè)試的。根據(jù)經(jīng)驗(yàn),當(dāng)資源使用較多,時(shí)鐘頻頻較高時(shí),建議使用方式二。
2018-03-24 標(biāo)簽:FPGA計(jì)數(shù)器 1.3萬 0
信號(hào)完整性“案例:錯(cuò)誤的設(shè)計(jì)帶來的驅(qū)動(dòng)能力問題”
找到問題根源后,根據(jù)測(cè)量結(jié)果修改 DSP 對(duì) FLASH 空間的異步時(shí)序配置,以保證足夠的裕量,問題便迎刃而解了。在一個(gè)總線頻率超過 50MHz 的處理...
2018-03-23 標(biāo)簽:FPGA信號(hào)完整性 9548 0
FPGA如何成為新時(shí)代的“寵”兒,FPGA技術(shù)未來將會(huì)獨(dú)領(lǐng)風(fēng)騷
隨著人工智能和深度學(xué)習(xí)對(duì)運(yùn)算要求越來越高,人們逐漸認(rèn)識(shí)到并行處理、低延時(shí)、低功耗和可重配置的重要性,F(xiàn)PGA本身是一張白紙,藍(lán)圖全靠工程師來設(shè)計(jì),也正是...
檢測(cè)線圈和檢測(cè)線路組成一個(gè)振蕩器,當(dāng)硬幣通過幣道時(shí),線圈的電感會(huì)發(fā)生變化,引起檢測(cè)電路振蕩頻率發(fā)生變化。通過FPGA對(duì)振蕩頻率進(jìn)行檢測(cè),以正確識(shí)別硬幣。
硬件工程師發(fā)展的幾個(gè)方向及要學(xué)習(xí)東西
總之,硬件的內(nèi)容很多很雜,硬件那方面練成了都會(huì)成為一個(gè)高手,我時(shí)常會(huì)給人家做下方案評(píng)估,很多高級(jí)硬件工程師設(shè)計(jì)的東西,經(jīng)常被我一句話否定,因此工程師做到...
Intel MAX 10 FPGA系列低成本開發(fā)方案大合集
Intel公司的MAX 10 FPGA系列采用TSMC 55nm NOR閃存技術(shù),容量從2K到50K 邏輯單元(LE),采用單個(gè)或雙核電源電壓和小尺寸3...
PWM蜂鳴器驅(qū)動(dòng)之FPGA在線下載配置圖解
如圖7.20所示,在彈出的Hardware Setup頁面里,選擇當(dāng)前硬件為USB Blaster,然后close。如果當(dāng)前硬件里面沒有USB Blas...
FPGA的電源管理不簡(jiǎn)單,五個(gè)設(shè)計(jì)死角一定不可忽視
關(guān)于為FPGA應(yīng)用設(shè)計(jì)優(yōu)秀的電源管理解決方案已經(jīng)有許多技術(shù)討論,因?yàn)檫@不是一項(xiàng)簡(jiǎn)單的任務(wù)。 此任務(wù)的一個(gè)方面涉及找到合適的解決方案并選擇最合適的電源管理...
目前大多數(shù)的機(jī)器學(xué)習(xí)是在處理器上完成的,大多數(shù)機(jī)器學(xué)習(xí)軟件會(huì)針對(duì)GPU進(jìn)行更多的優(yōu)化,甚至有人認(rèn)為學(xué)習(xí)加速必須在GPU上才能完成,但事實(shí)上無論是運(yùn)行機(jī)器...
基于FPGA的二值圖像的膨脹算法的實(shí)現(xiàn) Xilinx 突破性技術(shù)與產(chǎn)品亮相 OFC 2018,大展光學(xué)網(wǎng)絡(luò)未來宏圖 基于FPGA的二值圖像的腐蝕算法的實(shí)...
CAN總線結(jié)構(gòu)與CAN總線標(biāo)準(zhǔn)幀
CAN總線規(guī)范采用了ISO-OSI(Open System Interconnection Reference Model,開放式通信系統(tǒng)互聯(lián)參考模型)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |