完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618497次 帖子:7908個(gè)
通過(guò)文件讀寫(xiě)方式實(shí)現(xiàn)Matlab和Modelsim的聯(lián)合仿真的經(jīng)驗(yàn)總結(jié)
雖然Modelsim的功能非常強(qiáng)大,仿真的波形可以以多種形式進(jìn)行顯示,但是當(dāng)涉及到數(shù)字信號(hào)處理的算法的仿真驗(yàn)證的時(shí)候,則顯得有點(diǎn)不足
Zynq系列處理器包含了ARM和FPGA,與ARM處理器+FPGA這種兩個(gè)處理器相比最大的特點(diǎn)就是兩種結(jié)構(gòu)的數(shù)據(jù)交互在芯片內(nèi)部進(jìn)行。既節(jié)約了接口,有提升...
基于邏輯門(mén)搭建的用于處理數(shù)字信號(hào)的集成電路
數(shù)字電路中的數(shù)字信號(hào)是指在時(shí)間上離散,在數(shù)值上也離散,且數(shù)值的大小和增減都是量化單位的整數(shù)倍的一類信號(hào)。
基于視頻速度應(yīng)用在FPGA上實(shí)現(xiàn)的結(jié)構(gòu)光中心線提取算法
隨著測(cè)控技術(shù)及數(shù)字圖像處理技術(shù)的高速發(fā)展,基于三角法線結(jié)構(gòu)光的三維測(cè)量具有高精度、非接觸、實(shí)時(shí)性和強(qiáng)主動(dòng)受控性的特性,因此在現(xiàn)實(shí)中有廣泛的應(yīng)用,尤其是在...
Sobel 邊緣檢測(cè)的工作原理是檢測(cè)圖像在水平和垂直方向上的梯度變化。為此,將兩個(gè)卷積濾波器應(yīng)用于原始圖像,然后組合這些卷積濾波器的結(jié)果以確定梯度的大小。
在設(shè)計(jì)過(guò)程中只需要關(guān)心RS232_TXD和RS232_RXD兩個(gè)信號(hào), RS232_TXD是數(shù)據(jù)發(fā)送端口,RS232_RXD是數(shù)據(jù)接收端口。
基于FPGA的無(wú)線視頻技術(shù)應(yīng)用解決方案詳解
數(shù)字視頻技術(shù)是當(dāng)今消費(fèi)市場(chǎng)上最令人激動(dòng)的一個(gè)亮點(diǎn),而無(wú)線技術(shù)能夠確保數(shù)據(jù)的加密并逐漸支持更高的數(shù)據(jù)率,因而成為不同設(shè)備之間傳輸視頻信息的理想媒介。然而...
FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的編程涉及到三種主要的硬件描述語(yǔ)言(HDL):VHDL(VHSIC Hardware Description Languag...
設(shè)計(jì)一個(gè)計(jì)數(shù)器來(lái)講解時(shí)序邏輯
時(shí)序邏輯是Verilog HDL 設(shè)計(jì)中另一類重要應(yīng)用。從電路特征上看來(lái),其特點(diǎn)為任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入,而且還和電路原來(lái)的狀態(tài)有關(guān)。
SoC設(shè)計(jì)的IO PAD怎么移植到FPGA原型驗(yàn)證
FPGA原型驗(yàn)證系統(tǒng)要盡可能多的復(fù)用SoC相關(guān)的模塊,這樣才是復(fù)刻SoC原型的意義所在。
2023-04-19 標(biāo)簽:fpgaasicSoC設(shè)計(jì) 1694 0
FPGA利用小型查找表(16×1RAM)來(lái)實(shí)現(xiàn)組合邏輯,每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端,觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O,由此構(gòu)成了既可實(shí)現(xiàn)...
2019-12-24 標(biāo)簽:fpga驅(qū)動(dòng)觸發(fā)器 1692 0
FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)與嵌入式開(kāi)發(fā)之間確實(shí)存在一定的關(guān)聯(lián),但它們?cè)诒举|(zhì)上是兩個(gè)不同的領(lǐng)域。
2024-03-15 標(biāo)簽:微控制器FPGA嵌入式開(kāi)發(fā) 1692 0
FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和嵌入式系統(tǒng)都是復(fù)雜的領(lǐng)域,其難度取決于多個(gè)因素,包括應(yīng)用需求、開(kāi)發(fā)者的技能和經(jīng)驗(yàn),以及所使用的具體技術(shù)。因此,很難一概而論...
2024-03-15 標(biāo)簽:FPGA嵌入式系統(tǒng)編程語(yǔ)言 1692 0
四個(gè)阻抗控制網(wǎng)絡(luò)及反射工作流結(jié)果分析
跡線阻抗控制是正確確定跡線大小的簡(jiǎn)單問(wèn)題。當(dāng)單獨(dú)考慮一條走線時(shí),其阻抗將具有明確定義的值。但是,當(dāng)靠近另一個(gè)走線或?qū)w時(shí),由于意外耦合,走線的阻抗將不同...
2021-02-13 標(biāo)簽:fpgapcb控制網(wǎng)絡(luò) 1692 0
中國(guó)市場(chǎng)FPGA產(chǎn)業(yè)競(jìng)爭(zhēng)格局現(xiàn)狀分析
在應(yīng)用領(lǐng)域方面,行業(yè)龍頭企業(yè) AMD(Xilinx)、Intel(Altera)的產(chǎn)品已可對(duì)工業(yè)控制、網(wǎng)絡(luò)通信、消費(fèi)電子、數(shù)據(jù)中心、汽車(chē)電子、人工智能等...
Verilog實(shí)現(xiàn)流水燈及與C語(yǔ)言的對(duì)比
由原理圖可知僅當(dāng)FPGA的對(duì)應(yīng)管腳輸入低電平時(shí)LED才會(huì)亮,流水燈的效果可以輪流讓四個(gè)對(duì)應(yīng)管腳輸出低電平來(lái)產(chǎn)生。
采用可編程邏輯器件實(shí)現(xiàn)PL4通用接口的設(shè)計(jì)
POS-PHY Level 4(PL4)是用于在物理層和鏈路層之間傳輸分組和信元的通用接口,支持多種物理層協(xié)議,廣泛應(yīng)用于ATM、POS(Packet ...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |