完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12610個(gè) 瀏覽:619330次 帖子:7912個(gè)
采用FPGA來實(shí)現(xiàn)系統(tǒng)定制流量管理
隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network Processor,網(wǎng)絡(luò)處理器)來完成,流量...
FPGA的工作頻率由FPGA芯片以及設(shè)計(jì)決定,可以通過修改設(shè)計(jì)或者更換更快的芯片來達(dá)到某些苛刻的要求(當(dāng)然,工作頻率也不是無限制的可以提高,而是受當(dāng)前的...
lwIP(Lightweight IP)是一個(gè)為嵌入式系統(tǒng)設(shè)計(jì)的輕量級(jí)TCP/IP協(xié)議棧。
2023-10-29 標(biāo)簽:fpga嵌入式系統(tǒng)SoC設(shè)計(jì) 2791 0
如何使用Verilog HDL進(jìn)行FPGA設(shè)計(jì)
FPGA設(shè)計(jì)流程是利用EDA開發(fā)軟件和編程工具對(duì)FPGA芯片進(jìn)行開發(fā)的過程。FPGA的設(shè)計(jì)流程如上圖所示:包括設(shè)計(jì)定義、代碼實(shí)現(xiàn)、功能仿真、邏輯綜合、前...
基于可編輯邏輯和數(shù)字信號(hào)處理器實(shí)現(xiàn)雷達(dá)模目信號(hào)的應(yīng)用設(shè)計(jì)
雷達(dá)系統(tǒng)在研制過程中,各部分往往是并行的,在調(diào)試信號(hào)處理分系統(tǒng)時(shí),如果天線沒做好,就得不到陣面送下來的回波數(shù)據(jù),這時(shí)調(diào)試就無法正常進(jìn)行。為了解決這一問題...
基于Artix-7 35T的評(píng)估套件的ARTY介紹
當(dāng)我們開啟ARTY板時(shí),觀看此視頻。 ARTY完全關(guān)注Artix-7 FPGA的適應(yīng)性和每瓦特性能以及降低成本的優(yōu)勢。
基于單片機(jī)的車流量計(jì)數(shù)電路測試介紹
如圖所示為本設(shè)計(jì)的城市交叉路口智能交通控制系統(tǒng)示意圖,交叉路口的交通分為東西方向和南北方向,其中南北方向?yàn)榻煌ㄖ鞲傻溃瑬|西方向?yàn)榻煌ǜ备傻馈2还苣媳狈较?..
2020-08-10 標(biāo)簽:fpga控制系統(tǒng)檢測器 2786 0
把握DCM、PLL、PMCD和MMCM知識(shí)是穩(wěn)健可靠的時(shí)鐘設(shè)計(jì)策略的基礎(chǔ)。 賽靈思在其FPGA中提供了豐富的時(shí)鐘資源,大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)...
2021-02-13 標(biāo)簽:fpga時(shí)鐘管理器 2785 0
從C 到 matlab 到 FPGA,如何實(shí)現(xiàn)CNN的項(xiàng)目
經(jīng)過了前面的開胃菜,項(xiàng)目正式開始。一步步講解這個(gè)模型怎么玩起來的。從C 到 matlab 到 FPGA ,三個(gè)平臺(tái)聯(lián)合起來完成這個(gè) 由 RTL 實(shí)現(xiàn) C...
2022-03-15 標(biāo)簽:fpga數(shù)據(jù)代碼 2784 0
FIFO (先入先出, First In First Out )存儲(chǔ)器,在 FPGA 和數(shù)字 IC 設(shè)計(jì)中非常常用。 根據(jù)接入的時(shí)鐘信號(hào),可以分為同步 ...
2023-06-27 標(biāo)簽:fpga存儲(chǔ)器IC設(shè)計(jì) 2784 0
Distributed Memory Generator IP核簡介
Distributed Memory Generator IP 核采用 LUT RAM 資源創(chuàng)建各種不同的存儲(chǔ)器結(jié)構(gòu)。IP可用來創(chuàng)建只讀存儲(chǔ)器 (ROM...
Zynq7000系列引腳的分類是確定的,而各類引腳的數(shù)目則因芯片封裝的不同而不同,(為了便于理解,本文所列引腳數(shù)目皆以XQ7Z045 FFG900封裝為...
基于EPM7128SQC100和AD9054BST實(shí)現(xiàn)120MHz高速A/D采集卡的設(shè)計(jì)
高速A/D采集技術(shù)已在許多領(lǐng)域得到愈來愈廣泛的應(yīng)用,本文將詳細(xì)論述采用CPLD技術(shù)來實(shí)現(xiàn)120MHz高速A/D采集卡的設(shè)計(jì)方法,該采集卡具有包括負(fù)延遲觸...
Speedcore eFPGA IP在異構(gòu)汽車數(shù)據(jù)處理中的獨(dú)特作用
汽車網(wǎng)絡(luò)中預(yù)期的分布式計(jì)算架構(gòu)將是異構(gòu)的,需要從網(wǎng)絡(luò)控制到利用深度學(xué)習(xí)節(jié)點(diǎn)的并行對(duì)象識(shí)別的混合計(jì)算資源。
基于FPGA的彩色TFT-LCD控制電路設(shè)計(jì)及其ASIC實(shí)現(xiàn)
通過彩色液晶顯示器(LCD)取景是數(shù)碼相機(jī)優(yōu)于傳統(tǒng)相機(jī)的重要特性之一,它解決了使用取景框取景帶來的各種不便,而且可以在拍攝現(xiàn)場用液晶顯示器回放剛拍的相片...
對(duì)于實(shí)用性指紋識(shí)別模塊設(shè)計(jì)方案的詳細(xì)解析和應(yīng)用
項(xiàng)目背景及可行性分析 本項(xiàng)目名稱是:基于FPGA的指紋識(shí)別模塊設(shè)計(jì)。 主要內(nèi)容為:本模塊采用xilinx公司的Spartan 3E系列XC3S500E型...
如何使用FPGA來實(shí)現(xiàn)浮點(diǎn)運(yùn)算
其基本結(jié)構(gòu)是將適當(dāng)劃分的n個(gè)操作步驟單流向串聯(lián)起來。流水線操作的最大特點(diǎn)是數(shù)據(jù)流在各個(gè)步驟的處理從時(shí)間上看是連續(xù)的順序操作,與此同時(shí)各個(gè)步驟又是同時(shí)并行...
2023-02-08 標(biāo)簽:fpga數(shù)據(jù)處理 2777 0
ARTY Board與Xilinx MicroBlaze的配合使用演示
觀看此視頻,請(qǐng)參閱ARTY Board與Xilinx MicroBlaze軟核處理器的配合使用。 ARTY是一款基于Xilinx Artix-7 3...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |