完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計(jì)
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
文章:348個(gè) 瀏覽:27089次 帖子:90個(gè)
基于FPGA自適應(yīng)數(shù)字頻率計(jì)的設(shè)計(jì)
在電子工程,資源勘探,儀器儀表等相關(guān)應(yīng)用中,頻率計(jì)是工程技術(shù)人員必不可少的測(cè)量工具。頻率測(cè)量也是電子測(cè)量技術(shù)中最基本最常見的測(cè)量之一。不少物理量的測(cè)量,...
2019-01-01 標(biāo)簽:FPGA設(shè)計(jì) 6893 0
基于FPGA的EnDat接口編碼器數(shù)據(jù)采集設(shè)計(jì)
EnDat接口是HEIDENHAIN專為編碼器設(shè)計(jì)的數(shù)字式、全雙工同步串行的數(shù)據(jù)傳輸協(xié)議,具有傳輸速度快、功能強(qiáng)大、連線簡(jiǎn)單、抗干擾能力強(qiáng)等優(yōu)點(diǎn),是編碼...
2019-01-01 標(biāo)簽:FPGA設(shè)計(jì) 2416 0
如何使用fpga實(shí)現(xiàn)數(shù)字基帶中環(huán)路延時(shí)估計(jì)
基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)實(shí)現(xiàn)了數(shù)字基帶預(yù)失真系統(tǒng)中的環(huán)路延遲估計(jì)模塊。該模塊運(yùn)用了一種環(huán)路延遲估計(jì)新方法,易于...
2018-12-19 標(biāo)簽:fpgaFPGA設(shè)計(jì) 1937 0
過采樣技術(shù)是數(shù)字信號(hào)處理者用來提高模數(shù)轉(zhuǎn)換器(ADC)性能經(jīng)常使用的方法之一,它通過減小量化噪聲,提高ADC的信噪比,從而提高ADC的有效分辨率[1]。...
2018-12-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)Cyclone 2875 0
針對(duì)傳統(tǒng)磁通門信號(hào)處理電路中模擬元件的缺點(diǎn),設(shè)計(jì)一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。
2018-12-19 標(biāo)簽:fpgaFPGA設(shè)計(jì) 1678 0
FPGA的用處比我們平時(shí)想象的用處更廣泛,原因在于其中集成的模塊種類更多,而不僅僅是原來的簡(jiǎn)單邏輯單元(LE)。 早期的FPGA相對(duì)比較簡(jiǎn)單,所有的功能...
2018-09-07 標(biāo)簽:fpgaFPGA設(shè)計(jì) 1.3萬 0
使用SoM來開發(fā)嵌入式系統(tǒng)的優(yōu)勢(shì)
作者:Steve Leibson 很多嵌入式設(shè)計(jì)使用基于微處理器和微控制器的單板計(jì)算機(jī) (SBC) 和系統(tǒng)級(jí)模塊 (SoM)(例如,請(qǐng)參閱使用 Rasp...
2018-08-31 標(biāo)簽:嵌入式FPGA設(shè)計(jì)soc 6068 0
作者:張澤小腳丫STEP 導(dǎo)讀:FPGA(Field Programmable Gate Array)譯作中文為:現(xiàn)場(chǎng)可編程門陣列,也就是設(shè)計(jì)者可以在現(xiàn)...
2018-06-14 標(biāo)簽:fpgaFPGA設(shè)計(jì)Altera 7038 0
使用Xilinx口袋實(shí)驗(yàn)平臺(tái),動(dòng)手FPGA設(shè)計(jì)!
以Xilinx公司最新的Vivado FPGA集成開發(fā)環(huán)境為基礎(chǔ),將數(shù)字邏輯設(shè)計(jì)與硬件描述語言Verilog HDL相結(jié)合,循序漸進(jìn)地介紹了基于Xili...
2017-12-27 標(biāo)簽:fpgaFPGA設(shè)計(jì)xilinx 1.5萬 0
1、硬件設(shè)計(jì)基本原則 (1)速度與面積平衡和互換原則:一個(gè)設(shè)計(jì)如果時(shí)序余量較大,所能跑的頻率遠(yuǎn)高于設(shè)計(jì)要求,能可以通過模塊復(fù)用來減少整個(gè)設(shè)計(jì)消耗的...
2017-12-19 標(biāo)簽:fpgaFPGA設(shè)計(jì) 6754 0
FPGA設(shè)計(jì)思想,速度和面積互換原則不可忽視
流水線設(shè)計(jì)可以從某種程度上提高系統(tǒng)頻率。。前提是:設(shè)計(jì)可以分為若干步驟進(jìn)行處理,而且整個(gè)數(shù)據(jù)處理的過程是單向的,即沒有反饋或者逆運(yùn)算、前一個(gè)步驟的輸出是...
2017-12-18 標(biāo)簽:fpgaFPGA設(shè)計(jì)可編程邏輯 1.1萬 0
探討基于sopc技術(shù)的fpga集成嵌入式系統(tǒng)設(shè)計(jì)
可編程片上系統(tǒng)( SoPC)是在可編程邏輯器件的基礎(chǔ)上發(fā)展起來的一種靈活、高效的嵌入式系統(tǒng)設(shè)計(jì)解決方案,系統(tǒng)設(shè)計(jì)者可以從傳統(tǒng)的板級(jí)系統(tǒng)設(shè)計(jì)轉(zhuǎn)換到芯片級(jí)系...
2017-12-02 標(biāo)簽:FPGA設(shè)計(jì)SOPC技術(shù) 7827 0
ASIC和FPGA設(shè)計(jì)優(yōu)勢(shì)和流程比較
ASIC 和 FPGA 具有不同的價(jià)值主張,選擇其中之一之前,一定要對(duì)其進(jìn)行仔細(xì)評(píng)估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)。
2017-11-25 標(biāo)簽:fpgaFPGA設(shè)計(jì)asic 4742 0
采用FPGA設(shè)計(jì)科學(xué)級(jí)CCD相機(jī)時(shí)序發(fā)生器
科學(xué)級(jí)CCD相機(jī)一般由高速CCD感光芯片、視頻信號(hào)處理器、時(shí)序控制器、時(shí)序發(fā)生器、時(shí)序驅(qū)動(dòng)器、外部光學(xué)成像系統(tǒng)等部分組成,本文分析了IL-E2型TDI-...
2017-11-24 標(biāo)簽:fpgaccdFPGA設(shè)計(jì) 2369 0
本應(yīng)用筆記介紹了FPGA (現(xiàn)場(chǎng)可編程門陣列)及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)(IP)。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢-響應(yīng)認(rèn)證被認(rèn)為...
2017-11-22 標(biāo)簽:fpga設(shè)計(jì) 2853 0
創(chuàng)建可靠FPGA設(shè)計(jì)的10大技巧
從Zynq第一塊開發(fā)板推出開始就一直試用并發(fā)布博文分享實(shí)踐經(jīng)驗(yàn)的亞當(dāng).泰勒(Adam Taylor)先生, 剛剛在EEtimes的網(wǎng)站上發(fā)布了一篇非常給...
2017-11-16 標(biāo)簽:fpgaFPGA設(shè)計(jì) 799 0
同步時(shí)序設(shè)計(jì)靜態(tài)時(shí)序分析等fpga設(shè)計(jì)技巧剖析
從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器
2017-11-06 標(biāo)簽:FPGA設(shè)計(jì)靜態(tài)時(shí)序分析同步時(shí)序設(shè)計(jì) 4657 0
FPGA設(shè)計(jì)經(jīng)驗(yàn):邊沿檢測(cè)
在同步電路設(shè)計(jì)中,邊沿檢測(cè)是必不可少的!
2017-08-16 標(biāo)簽:FPGAFPGA設(shè)計(jì)邊沿檢測(cè) 2004 0
基于FPGA設(shè)計(jì)的醫(yī)學(xué)監(jiān)測(cè)用視力測(cè)試儀設(shè)計(jì)
實(shí)現(xiàn)用FPGA隨機(jī)生成不同方向的E, 通過VGA接口在顯示器上顯示,判斷測(cè)試者按的按鍵方向是否正確,通過幾輪測(cè)試計(jì)算并顯示最終視力測(cè)試結(jié)果的功能
2017-08-11 標(biāo)簽:fpgaFPGA設(shè)計(jì)視力測(cè)試儀 3068 2
Plunify推出Kabuto_可最大限度地減少和消除性能錯(cuò)誤
Plunify?基于機(jī)器學(xué)習(xí)技術(shù)的現(xiàn)場(chǎng)可編程門陣列(FPGA)時(shí)序收斂和性能優(yōu)化軟件供應(yīng)商,今天推出了Kabuto?,可最大限度地減少和消除性能錯(cuò)誤。
2018-07-04 標(biāo)簽:fpga設(shè)計(jì)plunify 3064 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |