Verilog電路設(shè)計(jì)之單bit跨時(shí)鐘域同步和異步FIFO

FIFO用于為匹配讀寫(xiě)速度而設(shè)置的數(shù)據(jù)緩沖buffer，當(dāng)讀寫(xiě)時(shí)鐘異步時(shí)，就是異步FIFO。多bit的數(shù)據(jù)信號(hào)，并不是直接從寫(xiě)時(shí)鐘域同步到讀時(shí)鐘域的。

2023-01-01 標(biāo)簽：fifoVerilog 1479 0

跨時(shí)鐘域處理的亞穩(wěn)態(tài)與同步器

我們都知道數(shù)字電路中有兩個(gè)最重要的概念，建立時(shí)間和保持時(shí)間。通過(guò)滿(mǎn)足建立時(shí)間和保持時(shí)間，我們可以確保信號(hào)被正確的采樣，即1采到便是1，0采到便是0。但是...

2022-12-12 標(biāo)簽：fifo觸發(fā)器同步器 1306 0

功能覆蓋率應(yīng)該包含哪些內(nèi)容？

如果某個(gè)場(chǎng)景已經(jīng)使用了covergroup覆蓋，就不需要使用SVA cover重復(fù)覆蓋

2022-11-22 標(biāo)簽：fifoSVA 1476 0

FPGA技術(shù)：異步FIFO定義及原理詳解

位寬變換：對(duì)于不同寬度的數(shù)據(jù)接口也可以用FIFO，例如單片機(jī)位8位數(shù)據(jù)輸出，而DSP可能是16位數(shù)據(jù)輸入，在單片機(jī)與DSP連接時(shí)就可以使用FIFO來(lái)達(dá)到...

2022-11-09 標(biāo)簽：fpgafifo 1930 0

AXI FIFO和AXI virtual FIFO兩個(gè)IP的使用方法

FIFO 是我們?cè)O(shè)計(jì)中常用的工具，因?yàn)樗鼈兪刮覀兡軌蛟谶M(jìn)行信號(hào)和圖像處理時(shí)緩沖數(shù)據(jù)。我們還使用異步FIFO來(lái)處理數(shù)據(jù)總線的時(shí)鐘域交叉問(wèn)題。

2022-11-04 標(biāo)簽：fpgafifoAXI 5638 0

增強(qiáng)FIFO模式下的奇偶校驗(yàn)

自昊芯推出專(zhuān)題講解SCI串口通訊奇偶校驗(yàn)，分為兩期講解，上期主要講解標(biāo)準(zhǔn)SCI模式下的奇偶校驗(yàn)，本期主要講解增強(qiáng)FIFO模式下的奇偶校驗(yàn)。

2022-11-02 標(biāo)簽：cpu數(shù)據(jù)fifo 1295 0

異步FIFO之Verilog代碼實(shí)現(xiàn)案例

同步FIFO的意思是說(shuō)FIFO的讀寫(xiě)時(shí)鐘是同一個(gè)時(shí)鐘，不同于異步FIFO，異步FIFO的讀寫(xiě)時(shí)鐘是完全異步的。同步FIFO的對(duì)外接口包括時(shí)鐘，清零，讀請(qǐng)...

2022-11-01 標(biāo)簽：dsp單片機(jī)fifo 1895 0

FPGA的同步信號(hào)和亞穩(wěn)態(tài)項(xiàng)目開(kāi)發(fā)設(shè)計(jì)

讓我們從觸發(fā)器開(kāi)始，所有觸發(fā)器都有一個(gè)圍繞活動(dòng)時(shí)鐘沿的建立（setup time）和保持窗口（hold time），在此期間數(shù)據(jù)不得更改。

2022-10-18 標(biāo)簽：fpgafifo觸發(fā)器 644 0

FPGA設(shè)計(jì)過(guò)程中常用的FIFO

無(wú)論何時(shí)，在復(fù)雜的 FPGA 設(shè)計(jì)過(guò)程中，都不可避免地需要在模塊之間發(fā)送數(shù)據(jù)，實(shí)現(xiàn)這一點(diǎn)的常用的是 FIFO。

2022-09-20 標(biāo)簽：fpgaFPGA設(shè)計(jì)數(shù)據(jù) 2877 0

一文詳解FIFO處理機(jī)制

是First Input First Output的縮寫(xiě)，先入先出隊(duì)列。

2022-09-14 標(biāo)簽：fifoFIRST串口 3999 0

利用同步fifo實(shí)現(xiàn)對(duì)輸入序列的檢測(cè)

今天繼續(xù)為大家解析聯(lián)發(fā)科技數(shù)字IC設(shè)計(jì)崗的筆試題。

2022-09-14 標(biāo)簽：fifoVerilogHDL 1267 0

FPGA學(xué)習(xí)-總結(jié)fifo設(shè)計(jì)中深度H的計(jì)算

對(duì)于fifo來(lái)說(shuō)，H的設(shè)置至關(guān)重要。既要保證功能性，不溢出丟數(shù)，也要保證性能流水。深度設(shè)置過(guò)小會(huì)影響功能，過(guò)大又浪費(fèi)資源。因此，總結(jié)下fifo設(shè)計(jì)中深度...

2022-08-29 標(biāo)簽：fpgafifo 1689 0

FIFO的閾值如何設(shè)置

FIFO是First in First out 的縮寫(xiě)，一般是由寄存器reg或者ram搭起來(lái)的，相對(duì)于普通存儲(chǔ)器而言，F(xiàn)IFO沒(méi)有地址可操作的地址總線，...

2022-08-19 標(biāo)簽：寄存器數(shù)據(jù)fifo 3077 0

FIFO的使用介紹

FIFO的使用非常廣泛，一般用于不同時(shí)鐘域之間的數(shù)據(jù)傳輸，或者用于不同數(shù)據(jù)寬度之間的數(shù)據(jù)匹配。在實(shí)際的工程應(yīng)用，可以根據(jù)需要自己寫(xiě)FIFO。不考慮資源的...

2022-08-14 標(biāo)簽：數(shù)據(jù)傳輸fifoSoC芯片 5697 0

FIFO隊(duì)列原理簡(jiǎn)述

FIFO是隊(duì)列機(jī)制中最簡(jiǎn)單的，每個(gè)接口上只有一個(gè)FIFO隊(duì)列，表面上看FIFO隊(duì)列并沒(méi)有提供什么QoS保證，甚至很多人認(rèn)為FIFO嚴(yán)格意義上不算做一種隊(duì)...

2022-07-10 標(biāo)簽：存儲(chǔ)器數(shù)據(jù)采集fifo 1841 0