完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > cpld
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件,是從PAL和GAL器件發(fā)展出來的器件,相對而言規(guī)模大,結(jié)構(gòu)復(fù)雜,屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺,用原理圖、硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。
文章:653個 瀏覽:171509次 帖子:502個
電子發(fā)燒友網(wǎng)核心提示 :隨著電子設(shè)計自動化(EDA)技術(shù)的發(fā)展,可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用,而UART(通用異步收發(fā)器...
淺談關(guān)于CPLD的多路可控脈沖發(fā)生器設(shè)計
針對伺服電機(jī)控制系統(tǒng)中的脈沖發(fā)送需求問題,提出了一種利用DDS技術(shù),以單片機(jī)和CPLD為硬件基礎(chǔ)的脈沖輸出頻率、
OI53131A高精度通用計數(shù)器的功能特點及應(yīng)用范圍
OI53131A型高精度通用計數(shù)器是一款高精度測頻測時儀器。它測頻分頻率達(dá)到10位/秒,測時單次分辨達(dá)到100ps,機(jī)內(nèi)采用高性能單片機(jī)進(jìn)行控制。整機(jī)方...
FPGA/CPLD能完成任何數(shù)字器件的功能,上至高性能CPU,下至簡單的74電路,都可以用FPGA/CPLD來實現(xiàn)。
CPLD開發(fā)板實驗板,支持EPM240,集成USB轉(zhuǎn)UART芯片CH340G
一 產(chǎn)品簡介:1、CPLD開發(fā)板實驗板,支持EPM240,集成USB轉(zhuǎn)UART芯片CH340G 2、串口輸出控制模塊,支持64路TTL電平輸出 3、串口...
什么是CPLD CPLD(Complex Programmable Logic Device)是Complex PLD的簡稱,一種較PLD為復(fù)雜的邏輯...
2009-03-30 標(biāo)簽:CPLD 3873 0
本系統(tǒng)采用的CPLD為 ATMEL公司生產(chǎn)的ATF1540AS器件,該器件是一種高性能、高密度復(fù)合可編程邏輯器件,簡稱CPLD,本系統(tǒng)主要應(yīng)用于雙CPU...
CPLD主要是由可編程邏輯宏單元(LMC,LogicMacroCell)圍繞中心的可編程互連矩陣單元組成,其中LMC邏輯結(jié)構(gòu)較復(fù)雜,并具有復(fù)雜的I/O單...
什么叫可編程邏輯器件 可編程邏輯器件有哪些特征和優(yōu)勢?
可編程邏輯器件(Programmable Logic Device,PLD)是一類集成電路器件,可以根據(jù)用戶的需求進(jìn)行編程和配置,以實現(xiàn)特定的邏輯功能。...
基于CPLD的IRIG-B碼對時方式在繼電保護(hù)裝置中的應(yīng)用
傳統(tǒng)的IRIG-B碼解碼器大多采用單片機(jī)來實現(xiàn),器件較多,結(jié)構(gòu)復(fù)雜,在受到外界干擾的情況下還可能出現(xiàn)死機(jī)等故障。而采用CPLD設(shè)計的解碼器可以大大減少器...
EDA技術(shù)基礎(chǔ)知識及數(shù)字系統(tǒng)設(shè)計實例
本文著重介紹EDA技術(shù)的發(fā)展、EDA技術(shù)的基本特征及使用EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計實例分析
基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)
CPLD是復(fù)雜的PLD,專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成,具有門電路集成度高、可配置...
FPGA芯片國產(chǎn)替代性價比凸顯,Altera漲價在即,Xilinx繼去年大幅漲價后,12月繼續(xù)大幅調(diào)漲價格,成熟產(chǎn)品尤甚
Altera、xilinx兩家頭部企業(yè)不斷漲價,這對使用FPGA的用戶來說成本會大大提高,并且需要提防進(jìn)口產(chǎn)品繼續(xù)漲價或者缺貨的可能性,從戰(zhàn)略高度保障供...
該程序?qū)崿F(xiàn)功能:16位無符號數(shù)的乘法運算
基于CPLD/FPGA的CMI編碼設(shè)計與實現(xiàn)
CMI碼是傳號反轉(zhuǎn)碼的簡稱,它是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型,具有碼變換設(shè)備簡單、有較多的電平躍變,含有豐富的定時信息,便于時鐘...
基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計方案
本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法,它基于環(huán)形振蕩器
2010-11-08 標(biāo)簽:CPLD環(huán)形振蕩器 3527 0
基于FPGA/CPLD設(shè)計中使用的狀態(tài)機(jī)穩(wěn)定性問題解決的方案
在FPGA/CPLD設(shè)計中頻繁使用的狀態(tài)機(jī),常出現(xiàn)一些穩(wěn)定性問題,本文提出了一些解決方法,實驗表明該方法有效地提高了綜合效率. 隨著大規(guī)模和超大規(guī)模FP...
2017-11-24 標(biāo)簽:fpgacpld狀態(tài)機(jī) 3489 0
基于CPLD的ST-BUS總線收發(fā)模塊設(shè)計
文中所述模塊的電路設(shè)計采用了先進(jìn)的可編程器件來實現(xiàn),便于多種接口的混合接入。鑒于接口種類及標(biāo)準(zhǔn)繁多,文中主要討論外部接口與ST-BUS總線通信所需公共模...
基于 CPLD EPM570T100C5的通用直流調(diào)速模塊設(shè)
本文針對常見調(diào)速應(yīng)用,采用可控硅做為調(diào)速元件,采用EPM570T100C5設(shè)計和實現(xiàn)了一個通用直流調(diào)速模塊,為實現(xiàn)遠(yuǎn)距離控制內(nèi)置了RS 485通信和簡單...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |