淺談FPGA配置狀態字寄存器Status Register的調試

第一步要做的，永遠都是拉出FPGA的狀態字寄存器Status Register看，它能直接告訴你或者極大地輔助判斷失敗的原因！

2020-12-01 標簽：fpga寄存器Xilinx 1.0萬 0

PHY的管理接口MDIO/MDC時序圖解析

MDIO 也支持 Clause 45 時序，其是 Clause 22 的拓展協議。與 Clause 22 不同的是， 16 位中的起始位：Clause ...

2020-10-07 標簽：以太網MAC時鐘信號 2.5萬 1

數字邏輯設計中鎖存器和觸發器的定義和比較

鎖存器（latch）---對脈沖電平敏感，在時鐘脈沖的電平作用下改變狀態，當Gate輸入為高電平時，輸入D透明傳輸到輸出Q；當Gate從高變低或者保持低...

2020-09-08 標簽：fpga存儲器運算電路 4025 0

基于VHDL文本的時序邏輯電路設計

用VHDL文本設計觸發器，觸發器的類型可任選一種。給出程序設計、仿真分析、硬件測試及詳細實驗過程。

2020-08-21 標簽：vhdlD觸發器觸發器 2318 0

時鐘信號抖動怎么辦？串行端接、下拉電阻、電阻橋、LVPECL來幫忙

時鐘信號衰減會增加抖動，因此對驅動器輸出的端接很重要。為了避免抖動和時鐘質量降低的不利影響，需要使用恰當的信號端接方法。4種端接方法分享給你們。 Z0是...

2019-11-11 標簽：下拉電阻LVPECL時鐘信號 8693 0

SPI接口簡介 如何減少系統電路板設計中的數字GPIO數量

串行外設接口（SPI）是微控制器和外圍IC（如傳感器、ADC、DAC、移位寄存器、SRAM等）之間使用最廣泛的接口之一。本文先簡要說明SPI接口，然后介...

2019-07-16 標簽：電路板設計SPISPI接口 3000 0

淺談MDC＆MDIO信號，如何保證低速信號不出問題

在設計中，通常總是優先處理光口、PCIE等高速信號、或者是音頻等模擬信號。規劃使用最優的層，最優的通道，阻抗、延時、串擾等細節也被優化到極致。然而剩下的...

2019-04-24 標簽：信號MDIO時鐘信號 2.3萬 0

什么是時鐘呢 時鐘信號的關鍵指標

首先，我們看一下時鐘信號中最常見到的波形 - 矩形波（尤其是方波更常用）。在較低時鐘頻率的系統中我們看到的基本上都是以矩形波為主的時鐘信號，因為電路基本...

2018-12-06 標簽：晶體時鐘信號 6.3萬 0

multi-tap的FlexHtree自動化時鐘樹綜合流程

傳統單一的H-tree多用于Mesh、Fishbone時鐘結構的前級驅動，或者部分對clock skew有要求的電路結構進行時鐘的平衡。圖1中所示帶m...

2018-08-15 標簽：CPU時鐘信號 1.1萬 0

時序分析之useful skew的作用分析

對于positive skew來說，它可以減少T的時間，相當于提升芯片的performace。但是它的hold時間會變得更加難以滿足對于negative...

2018-07-23 標簽：寄存器時序分析時鐘信號 1.8萬 0

時鐘信號和地址同時到達接收端，仿真具體波形分析

大家會說是要讓同組信號同時到達接收端，好讓接收芯片能夠同時處理這些信號。那么，時鐘信號和地址同時到達接收端，波形的對應關系是什么樣的呢?我們通過仿真來看...

2018-03-05 標簽：時鐘頻率信號仿真時鐘信號 1.1萬 0

PCB設計中單板上時鐘需要注意的事項

布局 時鐘晶體和相關電路應布置在PCB的中央位置并且要有良好的地層，而不是靠近I/O接口處。不可將時鐘產生電路做成子卡或者子板的形式，必須做在單獨的時鐘...

2018-02-20 標簽：時鐘信號時鐘晶體 3821 0

串行外圍設備接口控制方式及數據傳輸

SPI簡介SPI，是英語Serial Peripheral interface的縮寫，顧名思義就是串行

2018-01-17 標簽：數據傳輸信號處理時鐘信號 7706 0

如何通過優化時鐘設計的布局和布線來提高PCB板電磁兼容？

從上面梯形時鐘波形的傅里葉級數可以看出，影響時鐘信號輻射強度的因素有時鐘波形的幅度A、占空比（t0+tr）／T、時鐘周期T（或者時鐘頻率f）、以及時鐘波...

2018-07-15 標簽：pcb驅動器電磁兼容 3452 0

一文讀懂i2c的總線信號傳輸

總線空閑狀態 　　I2C總線總線的SDA和SCL兩條信號線同時處于高電平時，規定為總線的空閑狀態。此時各個器

2017-11-21 標簽：i2c時鐘信號 2.5萬 0