汽車音響導(dǎo)航系統(tǒng)高速DDR200 PCB的信號(hào)完整性設(shè)計(jì)分析
2017-11-27 |
rar |
0.6 MB |
次下載 |
1積分
資料介紹
在以往汽車音響的系統(tǒng)設(shè)計(jì)當(dāng)中, 一塊PCB上的最高時(shí)鐘頻率在30~50MHz已經(jīng)算是很高了,而現(xiàn)在多數(shù)PCB的時(shí)鐘頻率超過(guò)100MHz,有的甚至達(dá)到了GHz數(shù)量級(jí)。為此,傳統(tǒng)的以網(wǎng)表驅(qū)動(dòng)的串行式設(shè)計(jì)方法已經(jīng)不能滿足今天的設(shè)計(jì)要求,現(xiàn)在必須采用更新的設(shè)計(jì)理念和設(shè)計(jì)方法,即將以網(wǎng)表驅(qū)動(dòng)的串行的設(shè)計(jì)過(guò)程, 改變成將整個(gè)設(shè)計(jì)各環(huán)節(jié)并行考慮的一個(gè)并行過(guò)程。也就是說(shuō)將以往只在PCB布局、布線階段才考慮的設(shè)計(jì)要求和約束條件, 改在原理圖設(shè)計(jì)階段就給予足夠的關(guān)注和評(píng)估,在設(shè)計(jì)初期就開(kāi)始分析關(guān)鍵器件的選擇,構(gòu)想關(guān)鍵網(wǎng)線的拓?fù)浣Y(jié)構(gòu),端接匹配網(wǎng)絡(luò)的設(shè)定, 以及在布線開(kāi)始前就充分考慮PCB的疊層結(jié)構(gòu),減免信號(hào)間的串?dāng)_方法,保證電源完整性和時(shí)序等因素。
本文主要介紹在汽車音響導(dǎo)航系統(tǒng)中使用的高速DDR200,在兼顧高速電路的基本理論和專業(yè)化設(shè)計(jì)經(jīng)驗(yàn)的指導(dǎo)下, 保證信號(hào)完整性的PCB設(shè)計(jì)方法。
1 什么是DDR 及其基本工作原理
DDR SDRAM, 習(xí)慣稱為DDR.DDR SDRAM即雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。
DDR內(nèi)存是在SDRAM 內(nèi)存基礎(chǔ)上發(fā)展而來(lái)的。SDRAM在一個(gè)時(shí)鐘周期內(nèi)只傳輸一次數(shù)據(jù), 它是在時(shí)鐘的上升期進(jìn)行數(shù)據(jù)傳輸;而DDR內(nèi)存則是一個(gè)時(shí)鐘周期內(nèi)傳輸兩次數(shù)據(jù), 它能夠在時(shí)鐘的上升期和下降期各傳輸一次數(shù)據(jù),因此稱為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達(dá)到雙倍的數(shù)據(jù)傳輸率。
如下圖1和圖2所示,DDR SDRAM相對(duì)SDRAM多了兩個(gè)信號(hào): CLK# 與DQS。

CLK# 與正常CLK時(shí)鐘相位相反, 形成差分時(shí)鐘信號(hào)。而數(shù)據(jù)的傳輸在CLK與CLK# 的交叉點(diǎn)進(jìn)行, 即在CLK的上升與下降沿(此時(shí)正好是CLK#的上升沿)都有數(shù)據(jù)被觸發(fā),從而實(shí)現(xiàn)雙倍速率傳輸。
DQS(DQ STrobe、數(shù)據(jù)選取脈沖)是DDRSDRAM中的重要功能, 主要用來(lái)在一個(gè)時(shí)鐘周期內(nèi)準(zhǔn)確的區(qū)分出每個(gè)傳輸周期,并在接收端使用DQS來(lái)讀出相應(yīng)的數(shù)據(jù)DQ。
DQS在上升沿和下降沿都有效,與數(shù)據(jù)信號(hào)同時(shí)生成。DQS和DQ都是三態(tài)信號(hào)雙向傳輸。在讀操作時(shí),DQS信號(hào)的邊沿在時(shí)序上與DQ 的信號(hào)邊沿處對(duì)齊, 而寫操作時(shí),DQS信號(hào)的邊沿在時(shí)序上與DQ信號(hào)的中心處對(duì)齊。
本文主要介紹在汽車音響導(dǎo)航系統(tǒng)中使用的高速DDR200,在兼顧高速電路的基本理論和專業(yè)化設(shè)計(jì)經(jīng)驗(yàn)的指導(dǎo)下, 保證信號(hào)完整性的PCB設(shè)計(jì)方法。
1 什么是DDR 及其基本工作原理
DDR SDRAM, 習(xí)慣稱為DDR.DDR SDRAM即雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。
DDR內(nèi)存是在SDRAM 內(nèi)存基礎(chǔ)上發(fā)展而來(lái)的。SDRAM在一個(gè)時(shí)鐘周期內(nèi)只傳輸一次數(shù)據(jù), 它是在時(shí)鐘的上升期進(jìn)行數(shù)據(jù)傳輸;而DDR內(nèi)存則是一個(gè)時(shí)鐘周期內(nèi)傳輸兩次數(shù)據(jù), 它能夠在時(shí)鐘的上升期和下降期各傳輸一次數(shù)據(jù),因此稱為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達(dá)到雙倍的數(shù)據(jù)傳輸率。
如下圖1和圖2所示,DDR SDRAM相對(duì)SDRAM多了兩個(gè)信號(hào): CLK# 與DQS。

CLK# 與正常CLK時(shí)鐘相位相反, 形成差分時(shí)鐘信號(hào)。而數(shù)據(jù)的傳輸在CLK與CLK# 的交叉點(diǎn)進(jìn)行, 即在CLK的上升與下降沿(此時(shí)正好是CLK#的上升沿)都有數(shù)據(jù)被觸發(fā),從而實(shí)現(xiàn)雙倍速率傳輸。
DQS(DQ STrobe、數(shù)據(jù)選取脈沖)是DDRSDRAM中的重要功能, 主要用來(lái)在一個(gè)時(shí)鐘周期內(nèi)準(zhǔn)確的區(qū)分出每個(gè)傳輸周期,并在接收端使用DQS來(lái)讀出相應(yīng)的數(shù)據(jù)DQ。
DQS在上升沿和下降沿都有效,與數(shù)據(jù)信號(hào)同時(shí)生成。DQS和DQ都是三態(tài)信號(hào)雙向傳輸。在讀操作時(shí),DQS信號(hào)的邊沿在時(shí)序上與DQ 的信號(hào)邊沿處對(duì)齊, 而寫操作時(shí),DQS信號(hào)的邊沿在時(shí)序上與DQ信號(hào)的中心處對(duì)齊。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 高速高密度PCB信號(hào)完整性與電源完整性研究 5次下載
- 高速PCB信號(hào)完整性分析及應(yīng)用 2次下載
- 高速PCB信號(hào)完整性分析及硬件系統(tǒng)設(shè)計(jì)中的應(yīng)用 2次下載
- 高速PCB信號(hào)完整性設(shè)計(jì)與分析 0次下載
- 高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)2 0次下載
- 高速電路信號(hào)完整性分析與設(shè)計(jì)—PCB設(shè)計(jì)1 0次下載
- 高速電路信號(hào)完整性分析與設(shè)計(jì)—信號(hào)完整性仿真 0次下載
- 高速電路信號(hào)完整性分析與設(shè)計(jì)—調(diào)試技巧 6次下載
- 高速PCB電源完整性設(shè)計(jì)與分析 0次下載
- 高速 PCB 信號(hào)完整性仿真分析.pdf 51次下載
- 基于信號(hào)完整性分析的PCB設(shè)計(jì)解析 0次下載
- 高速PCB電路板的信號(hào)完整性設(shè)計(jì) 0次下載
- 針對(duì)DDR2-800和DDR3的PCB信號(hào)完整性設(shè)計(jì) 0次下載
- 信號(hào)完整性分析及其在高速PCB設(shè)計(jì)中的應(yīng)用 15次下載
- 基于信號(hào)完整性分析的高速數(shù)字PCB的設(shè)計(jì)方法
- 什么是信號(hào)完整性 1236次閱讀
- DDR4信號(hào)完整性測(cè)試要求 2197次閱讀
- 電源完整性仿真與EMC分析 995次閱讀
- 信號(hào)完整性測(cè)試概述 2216次閱讀
- 信號(hào)完整性分析 4512次閱讀
- 無(wú)故障高速電路設(shè)計(jì)的信號(hào)完整性分析 2134次閱讀
- 基于信號(hào)完整性的高速PCB設(shè)計(jì)流程解析 2200次閱讀
- 如何在考慮信號(hào)完整性的情況下進(jìn)行高速的PCB設(shè)計(jì) 1183次閱讀
- PCB信號(hào)完整性有哪幾步_如何確保PCB設(shè)計(jì)信號(hào)完整性 1.1w次閱讀
- 高速串行總線的信號(hào)完整性驗(yàn)證 2448次閱讀
- DDR2和DDR3在印制線路板(PCB)時(shí)信號(hào)完整性和電源完整性方案 2953次閱讀
- 基于Cadence_Allegro的高速PCB設(shè)計(jì)信號(hào)完整性分析與仿真 4673次閱讀
- 提高信號(hào)完整性的PCB材料 1310次閱讀
- DSP系統(tǒng)中信號(hào)完整性的實(shí)例分析 1676次閱讀
- 嵌入式系統(tǒng)的信號(hào)完整性理論分析 1324次閱讀
下載排行
本周
- 1電子電路原理第七版PDF電子教材免費(fèi)下載
- 0.00 MB | 1491次下載 | 免費(fèi)
- 2單片機(jī)典型實(shí)例介紹
- 18.19 MB | 95次下載 | 1 積分
- 3S7-200PLC編程實(shí)例詳細(xì)資料
- 1.17 MB | 27次下載 | 1 積分
- 4筆記本電腦主板的元件識(shí)別和講解說(shuō)明
- 4.28 MB | 18次下載 | 4 積分
- 5開(kāi)關(guān)電源原理及各功能電路詳解
- 0.38 MB | 11次下載 | 免費(fèi)
- 6100W短波放大電路圖
- 0.05 MB | 4次下載 | 3 積分
- 7基于單片機(jī)和 SG3525的程控開(kāi)關(guān)電源設(shè)計(jì)
- 0.23 MB | 4次下載 | 免費(fèi)
- 8基于AT89C2051/4051單片機(jī)編程器的實(shí)驗(yàn)
- 0.11 MB | 4次下載 | 免費(fèi)
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費(fèi)
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費(fèi)
- 4LabView 8.0 專業(yè)版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費(fèi)
- 5555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33562次下載 | 免費(fèi)
- 6接口電路圖大全
- 未知 | 30320次下載 | 免費(fèi)
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費(fèi)
- 8開(kāi)關(guān)電源設(shè)計(jì)實(shí)例指南
- 未知 | 21539次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935053次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537793次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191183次下載 | 免費(fèi)
- 7十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183277次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138039次下載 | 免費(fèi)
評(píng)論