電子發(fā)燒友網(wǎng)>電子資料下載>電子資料>使用 Python 和 Jupyter 筆記本快速構(gòu)建和編程基于 FPGA 的設(shè)計(jì)

使用 Python 和 Jupyter 筆記本快速構(gòu)建和編程基于 FPGA 的設(shè)計(jì)

2512949 2022-11-25 | pdf | 428.42KB | 次下載 | 免費(fèi)

資料介紹

傳統(tǒng)上，設(shè)計(jì)人員轉(zhuǎn)向現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 來(lái)加速計(jì)算密集型應(yīng)用的硬件設(shè)計(jì)性能，例如計(jì)算機(jī)視覺(jué)、通信、工業(yè)嵌入式系統(tǒng)以及越來(lái)越多的物聯(lián)網(wǎng) (IoT)。然而，直到現(xiàn)在，傳統(tǒng) FPGA 編程中涉及的詳細(xì)步驟仍然令人望而卻步，這促使設(shè)計(jì)人員尋求替代處理解決方案。傳統(tǒng)上，設(shè)計(jì)人員轉(zhuǎn)向現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 來(lái)加速計(jì)算密集型應(yīng)用的硬件設(shè)計(jì)性能，例如計(jì)算機(jī)視覺(jué)、通信、工業(yè)嵌入式系統(tǒng)以及越來(lái)越多的物聯(lián)網(wǎng) (IoT)。然而，直到現(xiàn)在，傳統(tǒng) FPGA 編程中涉及的詳細(xì)步驟仍然令人望而卻步，這促使設(shè)計(jì)人員尋求替代處理解決方案。基于 Jupyter 筆記本的 Python Productivity for Zynq (PYNQ) 開(kāi)發(fā)環(huán)境的出現(xiàn)解決了 FPGA 可編程性的問(wèn)題。使用專為支持 PYNQ 而設(shè)計(jì)的開(kāi)發(fā)板，F(xiàn)PGA 經(jīng)驗(yàn)很少的開(kāi)發(fā)人員可以快速實(shí)施能夠充分利用 FPGA 性能的設(shè)計(jì)，以加速計(jì)算密集型應(yīng)用程序。基于 Jupyter 筆記本的 Python Productivity for Zynq (PYNQ) 開(kāi)發(fā)環(huán)境的出現(xiàn)解決了 FPGA 可編程性的問(wèn)題。使用專為支持 PYNQ 而設(shè)計(jì)的開(kāi)發(fā)板，F(xiàn)PGA 經(jīng)驗(yàn)很少的開(kāi)發(fā)人員可以快速實(shí)施能夠充分利用 FPGA 性能的設(shè)計(jì)，以加速計(jì)算密集型應(yīng)用程序。本文將介紹典型的 FPGA 方法，然后介紹并展示如何開(kāi)始使用本文將介紹典型的 FPGA 方法，然后介紹并展示如何開(kāi)始使用DigilentDigilent的開(kāi)發(fā)板，該開(kāi)發(fā)板提供了一種強(qiáng)大的開(kāi)源替代方案，可加快基于 FPGA 的系統(tǒng)的開(kāi)發(fā)。的開(kāi)發(fā)板，該開(kāi)發(fā)板提供了一種強(qiáng)大的開(kāi)源替代方案，可加快基于 FPGA 的系統(tǒng)的開(kāi)發(fā)。為什么選擇 FPGA？為什么選擇 FPGA？需要采用復(fù)雜的計(jì)算密集型算法的工程師通常依靠 FPGA 來(lái)加速執(zhí)行，而不會(huì)影響緊張的功率預(yù)算。事實(shí)上，F(xiàn)PGA 已經(jīng)成為在邊緣計(jì)算系統(tǒng)中加速人工智能算法的主要平臺(tái)（參見(jiàn)“需要采用復(fù)雜的計(jì)算密集型算法的工程師通常依靠 FPGA 來(lái)加速執(zhí)行，而不會(huì)影響緊張的功率預(yù)算。事實(shí)上，F(xiàn)PGA 已經(jīng)成為在邊緣計(jì)算系統(tǒng)中加速人工智能算法的主要平臺(tái)（參見(jiàn)“使用 FPGA 構(gòu)建具有機(jī)器學(xué)習(xí)的高性能嵌入式視覺(jué)應(yīng)用程序使用 FPGA 構(gòu)建具有機(jī)器學(xué)習(xí)的高性能嵌入式視覺(jué)應(yīng)用程序”）。”）。更先進(jìn)的 FPGA 片上系統(tǒng) (SoC) 設(shè)備專為嵌入式應(yīng)用而設(shè)計(jì)，將可編程邏輯 (PL) 結(jié)構(gòu)與微控制器集成在一起。例如，更先進(jìn)的 FPGA 片上系統(tǒng) (SoC) 設(shè)備專為嵌入式應(yīng)用而設(shè)計(jì)，將可編程邏輯 (PL) 結(jié)構(gòu)與微控制器集成在一起。例如，Xilinx Xilinx Zynq-7000Zynq-7000 SoC 在其集成可編程邏輯 (PL) 結(jié)構(gòu)中結(jié)合了雙核 SoC 在其集成可編程邏輯 (PL) 結(jié)構(gòu)中結(jié)合了雙核