包含 NV RAM 的微控制器設計指南

470894 2022-11-18 | pdf | 110.97KB | 次下載 | 免費

資料介紹

通過：凱文塞爾夫通過：凱文塞爾夫概述概述包含電池供電的非易失性 SRAM (NV RAM) 的微控制器已在嵌入式市場中得到廣泛認可。與閃存或 EEPROM 技術不同，非易失性 SRAM 沒有寫入限制，這使其成為實時數據記錄應用的理想選擇。在 Dallas Semiconductor 安全微控制器系列等產品中，NV RAM 可用于提供系統內可重新編程的程序存儲器。包含電池供電的非易失性 SRAM (NV RAM) 的微控制器已在嵌入式市場中得到廣泛認可。與閃存或 EEPROM 技術不同，非易失性 SRAM 沒有寫入限制，這使其成為實時數據記錄應用的理想選擇。在 Dallas Semiconductor 安全微控制器系列等產品中，NV RAM 可用于提供系統內可重新編程的程序存儲器。本應用筆記討論了包含 NV RAM 的微控制器產品的設計指南。提出了一些設計建議來提高包含 NV RAM 的微控制器的可靠性。應該強調的是，只要使用標準 CMOS 設計準則，電池供電存儲器就與非易失性存儲器一樣可靠。本應用筆記適用于安全和高速安全微控制器系列產品以及 DS87C530 高速微控制器。本應用筆記討論了包含 NV RAM 的微控制器產品的設計指南。提出了一些設計建議來提高包含 NV RAM 的微控制器的可靠性。應該強調的是，只要使用標準 CMOS 設計準則，電池供電存儲器就與非易失性存儲器一樣可靠。本應用筆記適用于安全和高速安全微控制器系列產品以及 DS87C530 高速微控制器。超出容限的電壓尖峰超出容限的電壓尖峰現實世界是一個嚴酷的地方。靜電放電 (ESD)、電氣噪聲等可能會進入系統。許多這些現象會在一個或多個器件引腳上產生負電壓。CMOS 設計指南要求沒有引腳高于 V 現實世界是一個嚴酷的地方。靜電放電 (ESD)、電氣噪聲等可能會進入系統。許多這些現象會在一個或多個器件引腳上產生負電壓。CMOS 設計指南要求沒有引腳高于 V CCCC或低于 V 或低于 V SSSS。違反此準則可能會導致硬故障（損壞設備內部的硅）或軟故障（意外修改內存內容）。。違反此準則可能會導致硬故障（損壞設備內部的硅）或軟故障（意外修改內存內容）。負電壓尖峰是 CMOS 器件的一個特殊問題。當出現負電壓尖峰時，器件內部的一個或多個寄生二極管會變為正向偏置。這將導致設備消耗大量電流，并可能導致設備閂鎖。通常，逆轉 CMOS 閉鎖的唯一方法是切斷器件的電源。如果設備的供電不受限制，則過大的電流消耗會對設備造成無法修復的損壞。