??監管機構與終端客戶對DC/DC電源效率的要求越來越高。新的設計要求更低的導通阻抗，同時不能影響非鉗位電感性開關（UIS）能力或者不增加開關損耗。屏蔽柵極MOSFET可為30～200V范圍的DC/DC電源設計人員提供相關解決方案。現在，通過提高開關性能，導通阻抗Rds（on）已能降低50%及以上，從而提高效率，為更高頻率工作創造條件。本文討論了屏蔽柵極MOSFET在中等電壓MOSFET（40～300V）應用中的優勢。 ??電源設計挑戰 ??DC/DC設計人員一直面臨著提高效率和功率密度的挑戰。而功率MOSFET技術的不斷進步幫助他們得以實現這一目標。導通阻抗Rds（on）和柵極電荷Qg中，一般總是一個減小則另一個增大，故功率MOSFET設計人員必須考慮到二者之間的權衡。一種新的溝槽MOSFET工藝可以做到減小Rds（on），卻不影響Qg。這種技術就是屏蔽柵極技術。它能夠減小中壓MOSFET中導通阻抗的關鍵分量——與漏源擊穿電壓（BVdss）有關的外延阻抗（epi resistance）。如圖1所示，這種技術特別適用于大于100V的應用領域。 ?? ??圖1 傳統溝槽技術中Rds（on）的各個分量 ??圖1所示為額定30V與100V的傳統溝槽MOSFET的Rds（on）分量的比較。對于100V的器件，Rds（on）中外延分量百分比要大得多。而利用屏蔽柵極這樣的電荷平衡技術，外延阻抗可降低一半以上，同時不會增加總的Qg或Qgd分量。 ??電荷平衡技術 ??圖2對傳統器件與屏蔽柵極溝槽器件的橫截面進行了比較。后者通過整合一個屏蔽電極來實現電荷平衡，支持該電壓區域的阻抗和長度都被減小，從而大幅降低Rds（on）。 ?? ??圖2 （a）傳統器件 ??（b）屏蔽柵極電荷平衡溝槽結構 ??此外，屏蔽電極位于柵極電極之下，后者把傳統溝槽MOSFET底部的大部分柵漏極電容（Cgd或Crss）都轉換為柵源極電容（Cgs）。于是，屏蔽電極就把柵極電極與漏極電勢隔離開來。 ??圖3比較了具有相等Rds（on）的傳統MOSFET與屏蔽柵極溝槽MOSFET的電容分量。由于Crss減小，從關斷切換到導通狀態，或從導通切換到關斷狀態所需的時間縮短，開關損耗因此被降至最低。特別地，如圖4所示，減小Qgd，可把器件同時加載高壓和大電流的時間縮至最短，從而減小開關能耗。 ?? ??圖3 在20A Rds（on） 5.7mΩ的相同條件下，傳統器件與屏蔽柵極溝槽器件的電容分量的比較 ?? ??圖4 在20A Rds（on） 5.7mΩ的相同條件下，傳統溝槽器件和屏蔽柵極溝槽器件在20A/50V時的Qg曲線的比較 ??另外，屏蔽層及其阻抗相當于一個內建緩沖電阻（snubbing resistance，（Rshield））－電容（Cdshield）網絡，如圖3中的Coss分量所描述。這個緩沖網絡可減慢開關從低壓向高壓的轉換速度。屏蔽柵極的這一特性有助于減少開關轉換期間的、dv/dt引起的誤導通和雪崩效應。 ??DC/DC 1/16轉換模塊的性能提高 ??在輸入電壓48V、輸出3.3V、工作頻率400kHz、電流范圍10～20A的隔離DC/DC轉換器初級端中，對飛兆半導體FDMS86252 150V屏蔽柵極MOSFET與同類產品進行比較。結果如圖5所示。從圖中可看到，由于采用了屏蔽柵極技術，FDMS86252的效率最少可提高0.4%，這就意味著至少0.32W的功率節省，看似微不足道，但對DC/DC設計來說卻至關重要，因為要滿足相關規范要求，每一個百分點的效率提高都非常珍貴。 ?? ??圖5 在一個48VVIN，3.3VVOUT，400kHz工作頻率的隔離DC/DC轉換器中，飛兆半導體FDMS86252 150V屏蔽柵極MOSFET與同類產品的比較 ??總結 ??相比前幾代技術，飛兆半導體新推出的PowerTrench MOSFET技術具有更好的Rds（on）和Qg。這種技術讓電源設計人員能夠把效率和功率密度提高到一個新的水平。 (mbbeetchina)