ATmega64是基于增強的AVR RISC結(jié)構的低功耗8位CMOS微控制器。由于其先進的指令集以及單時鐘周期指令執(zhí)行時間，ATmega64 的數(shù)據(jù)吞吐率高達1 MIPS/MHz，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。

　　AVR內(nèi)核具有豐富的指令集和32 個通用工作寄存器。所有的寄存器都直接與算邏單元（ALU） 相連接，使得一條指令可以在一個時鐘周期內(nèi)同時訪問兩個獨立的寄存器。這種結(jié)構大大提高了代碼效率，并且具有比普通的CISC 微控制器最高至10 倍的數(shù)據(jù)吞吐率。

　　ATmega64有如下特點：64K字節(jié)的系統(tǒng)內(nèi)可編程Flash（具有同時讀寫的能力，即RWW），2K 字節(jié)EEPROM，4K 字節(jié)SRAM，53 個通用I/O 口線，32 個通用工作寄存器，實時計數(shù)器（RTC）， 四個具有比較模式與PWM 的靈活的定時器/ 計數(shù)器（T/C）， 兩個USART，面向字節(jié)的兩線串行接口， 8 路10 位具有可選差分輸入級可編程增益的ADC ，具有片內(nèi)振蕩器的可編程看門狗定時器，一個SPI 串行端口，與IEEE 1149.1 標準兼容的、可用于訪問片上調(diào)試系統(tǒng)及編程的JTAG 接口，以及六個可以通過軟件進行選擇的省電模式。工作于空閑模式時CPU 停止工作，而SRAM、T/C、SPI 端口以及中斷系統(tǒng)繼續(xù)工作；掉電模式時晶體振蕩器停止振蕩，所有功能除了中斷和硬件復位之外都停止工作；在省電模式下，異步定時器繼續(xù)運行，允許用戶保持一個時間基準，而其余功能模塊處于休眠狀態(tài)；ADC噪聲抑制模式時終止CPU 和除了異步定時器與ADC以外所有I/O模塊的工作，以降低ADC 轉(zhuǎn)換時的開關噪聲； Standby 模式下只有晶體或諧振振蕩器運行，其余功能模塊處于休眠狀態(tài)，使得器件只消耗極少的電流，同時具有快速啟動能力；擴展Standby模式下則允許振蕩器和異步定時器繼續(xù)工作。