單片計算機系統抗干擾的軟件途徑解析

2362486 2017-10-30 | rar | 0.3 MB | 次下載 | 1積分

資料介紹

對于研制微機工控系統的科技人員而言，系統自身及應用環境產生的各種電磁噪聲仍是普遍的困擾因素。許多應用系統在進行仿真調試和實驗室內的聯機試運行時都是成功的，然而一旦進入現場使用，系統則會產生預料以外的誤動作或誤顯示，嚴重時甚至導致前期研制成果基本失效，浪費了寶貴的時間和人力物力。因此，如何在系統研制的過程中對干擾源進行正確的分析，如何提高系統各部分及整體抗電磁干擾的能力，已經日益引起人們的高度重視。以往對于電磁干擾的抑制主要側重于采取硬件措施，例如電磁隔離、去耦濾波、噪聲補償、CPU“看門狗”等。
　　筆者在研制數控設備的過程中對單片機受到的常見干擾進行了試驗分析，采用了相應的軟件抑制及補償措施，室內模擬噪聲測試和現場使用均證明了這些方法的有效性。
　　1 單片機的各部分對干擾信號的反應
　　單片機屬于數字系統，各邏輯元件都有相應的閾電平和噪聲容限，外來噪聲只要不超過邏輯元件的容限值，整個系統就能維持正常。然而一旦侵入系統的噪聲超過了某種容限，此干擾信號就會被邏輯器件放大、整形，成為產生誤動作的重要原因。倘若干擾改變了觸發器或存儲器的信息，則在噪聲消失后系統也不能恢復正常運行。因此，在分析計算機系統受干擾的原因時，應當注意其對噪聲信號的存儲或滯留特性。
　　我們借鑒美國電器制造商協會（NEMA）提出的工控微機抗擾度試驗標準，將放電干擾電壓提高到2kV，檢測常用的MCS—51系列芯片各部分的超常抗擾能力和受擾結果，以分析確定相應的軟件對策。試驗原理及觸點的放電波形、電纜感應的干擾電流波形分別如圖1～圖3所示，試驗時將圖1中剩余的電纜芯線分別接到集成電路的受試引腳上，每次干擾試驗持續6min。
　　單片計算機系統抗干擾的軟件途徑解析