除了少數(shù)罕見(jiàn)的特例以外，幾乎所有的電子系統(tǒng)都至少擁有一個(gè)時(shí)鐘功能，這已經(jīng)不是新聞。在大多數(shù)情況下，該時(shí)鐘功能是通過(guò)采用石英晶體加上相關(guān)振蕩器或時(shí)鐘發(fā)生器集成電路實(shí)現(xiàn)，這種基本的實(shí)現(xiàn)方式可提供一個(gè)單一、固定頻率輸出，如圖1所示。
　　
　　圖1：在一個(gè)基本的時(shí)鐘產(chǎn)生方案中，采用一個(gè)石英晶體和一個(gè)振蕩器/時(shí)鐘發(fā)生器IC來(lái)提供所需的時(shí)序信號(hào)。
　　如果所需要的只是一個(gè)單一的時(shí)鐘輸出，時(shí)鐘子系統(tǒng)的實(shí)施會(huì)非常簡(jiǎn)單。但對(duì)于當(dāng)今復(fù)雜的電子產(chǎn)品，一個(gè)單一的時(shí)鐘遠(yuǎn)遠(yuǎn)不夠，多數(shù)產(chǎn)品都需要幾個(gè)不同的時(shí)鐘用于各種外部連接接口（如以太網(wǎng)、PCI、RapidIO和USB端口等等），另外也需要幾個(gè)時(shí)鐘用于內(nèi)部功能（一個(gè)系統(tǒng)處理器以及專(zhuān)門(mén)的子系統(tǒng)）。
　　要提供所有這些彼此互不相關(guān)的時(shí)鐘，顯而易見(jiàn)的解決方案是采用多個(gè)晶體，每個(gè)晶體都有與其相關(guān)聯(lián)的時(shí)鐘發(fā)生器。這種途徑技術(shù)上是可能的，但是沒(méi)有任何吸引力，因?yàn)檫@種方案會(huì)導(dǎo)致出現(xiàn)許多問(wèn)題，如需要更大的印刷電路板空間、電路板布局的挑戰(zhàn)、復(fù)雜的材料清單（BOM）以及成本等等。結(jié)果是，除了科學(xué)儀器等一些非常特殊的情況，此時(shí)的時(shí)鐘必須滿(mǎn)足極端或獨(dú)特的指標(biāo)要求，上述方法并不可行。
　　人們更傾向于采用的更好解決方案是使用一個(gè)多路輸出時(shí)鐘發(fā)生器，由一個(gè)IC提供來(lái)源于單一晶體的多個(gè)彼此不相關(guān)的頻率，如圖2所示。這種方法克服了使用多對(duì)晶體和時(shí)鐘IC產(chǎn)生的許多問(wèn)題，因?yàn)樵摲桨竷H需要一個(gè)單一晶體和相關(guān)的時(shí)鐘發(fā)生器，就可以為系統(tǒng)產(chǎn)生所有獨(dú)立的時(shí)鐘。
　　
　　圖2：一個(gè)典型的產(chǎn)品設(shè)計(jì)需要一個(gè)彼此不相關(guān)的時(shí)鐘陣列，跨越范圍廣闊的頻率和信號(hào)格式。這些可以通過(guò)采用單一晶體和多輸出時(shí)鐘發(fā)生器IC而輕松實(shí)現(xiàn)。
　　進(jìn)一步講，系統(tǒng)設(shè)計(jì)人員可受益于采用一個(gè)可編程時(shí)鐘發(fā)生器。該發(fā)生器并不是產(chǎn)生固定的輸出頻率，用戶(hù)可以根據(jù)一個(gè)產(chǎn)品的具體要求來(lái)把輸出設(shè)置到他們需要的頻率，或者在用戶(hù)產(chǎn)品系列的多個(gè)產(chǎn)品中采用同樣的時(shí)鐘發(fā)生器IC。
　　使用單一的時(shí)鐘發(fā)生器IC當(dāng)然能夠簡(jiǎn)化系統(tǒng)的BOM，對(duì)于設(shè)計(jì)師來(lái)說(shuō)更有其他的好處。由于他們并不再需要其他元器件的數(shù)據(jù)表，并了解其正常工作所需的細(xì)節(jié)要求，如電源電壓詳情、布局準(zhǔn)則、輸出負(fù)載參數(shù)、各種公差等等，因而可以節(jié)省許多設(shè)計(jì)時(shí)間。除了最簡(jiǎn)單的集成電路，了解這些細(xì)節(jié)屬于設(shè)計(jì)周期一個(gè)自然的組成部分，往往都在所難免的。在設(shè)計(jì)周期中，設(shè)計(jì)和物料清單中使用“我很陌生”的IC數(shù)量越少，產(chǎn)品面市的時(shí)間就越短。
　　然而，即使采用了可編程的多輸出時(shí)鐘發(fā)生器，外部晶體仍是一個(gè)大問(wèn)題。首先，無(wú)論采用多小封裝尺寸的晶體，它還是會(huì)占去不少在許多設(shè)計(jì)中都非常寶貴的電路板空間。此外，隨著當(dāng)今的時(shí)鐘達(dá)到GHz水平，電路板上晶體和時(shí)鐘發(fā)生器IC之間很短距離的布線(xiàn)可能產(chǎn)生潛在的噪聲和EMI/RFI（電磁干擾/射頻干擾）問(wèn)題，造成附加的抖動(dòng)、偏移（skew）和失真，從而降低時(shí)鐘輸出的性能。需要注意的是，即使晶體和時(shí)鐘發(fā)生器本身都是“完美”的，但在目標(biāo)負(fù)載處所看到的最終時(shí)鐘性能會(huì)因PCB布局而受到影響。
　　最后，在采用不同的廠商提供晶體時(shí)，會(huì)出現(xiàn)由于生產(chǎn)過(guò)程不同導(dǎo)致出現(xiàn)的產(chǎn)品性能一致性問(wèn)題。在晶體的指標(biāo)中有許多二級(jí)細(xì)節(jié)差別，這些同樣也會(huì)影響它們的性能和彼此互動(dòng)，而且往往無(wú)法預(yù)判。因此，來(lái)自一個(gè)供應(yīng)商的晶體也許可以正常工作，但是來(lái)自其他廠商表面上相同的晶體卻可能存在“細(xì)微”的特性差別，使性能發(fā)生改變，這種問(wèn)題可能會(huì)成為制造和生產(chǎn)測(cè)試中的重大難題。
　　共封裝解決方案
　　解決由晶體和鄰近的時(shí)鐘發(fā)生器IC導(dǎo)致出現(xiàn)的問(wèn)題的方法顯而易見(jiàn)，至少在理論上是這樣：把晶體和振蕩器IC置于同一封裝內(nèi)，使其緊密靠近（或堆疊）振蕩器IC。封裝技術(shù)的最新進(jìn)展使得共封裝變得可行，并且被廣泛應(yīng)用于多IC設(shè)計(jì)，如采用一種半導(dǎo)體工藝制造的處理器與采用另一種工藝制造的存儲(chǔ)器的整合封裝。
　　顯然，將時(shí)鐘發(fā)生器IC硅片放置在晶體頂部可以節(jié)省印刷電路板空間。但是，這種集成技術(shù)以前只適用于單一頻率的時(shí)鐘發(fā)生器，不能體現(xiàn)出用一個(gè)集成式晶體和時(shí)鐘發(fā)生器IC提供多個(gè)時(shí)鐘的好處。換句話(huà)說(shuō)，如果用以往的共封裝技術(shù)解決問(wèn)題很有局限性，這種局限性導(dǎo)致的問(wèn)題比它試圖解決的問(wèn)題更大。
　　［注意，一些廠商正在提供基于MEMS技術(shù)的替代產(chǎn)品來(lái)取代晶體振蕩器。通過(guò)采用基于MEMS的振蕩器電路，可以得到一個(gè)體積更小、單芯片或雙芯片共封裝的時(shí)鐘解決方案。總體來(lái)說(shuō)，這些器件的性能對(duì)于某些應(yīng)用已經(jīng)足夠，但不適合于所有應(yīng)用，而且，只適用于單一頻率時(shí)鐘輸出。因此，即使采用MEMS振蕩器，依然不能解決支持多輸出和可編程的巨大問(wèn)題