GPIO寄存器描述

　　1、端口配置低寄存器（GPIOx_CRL）（x = A.。.E）

　　2、端口配置高寄存器（GPIOx_CRH）（x = A.。.E）

　　3、端口輸入數據寄存器（GPIOx_IDR）（x = A.。.E）

　　這些位為只讀并只能以字（16位）的形式讀出。讀出的值為對應I/O口的狀態。

　　4、端口輸出數據寄存器（GPIOx_ODR）（x = A.。.E）

　　只能以字（16bit）的形式操作，復位值全是0。寫0即輸出0，寫1即輸出1。

　　5、端口位設置/清除寄存器（GPIOx_BSRR）（x = A.。.E）

　　高16bit寫1用于清0，低16bit寫1用于置位，同時寫1的話低16bi有效。

　　6、端口位清除寄存器（GPIOx_BRR）（x = A.。.E）

　　低16位寫1用于置位。

　　7、端口配置鎖定寄存器（GPIOx_LCKR）（x = A.。.E）

　　/**************************************************************************//**

　　* @file core_cm3.c

　　* @brief CMSIS Cortex-M3 Core Peripheral Access Layer Source File

　　* @version V1.30

　　* @date 30. October 2009

　　*

　　* @note

　　* Copyright （C） 2009 ARM Limited. All rights reserved.

　　*

　　* @par

　　* ARM Limited （ARM） is supplying this software for use with Cortex-M

　　* processor based microcontrollers. This file can be freely distributed

　　* within development tools that are supporting such ARM based processors.

　　*

　　* @par

　　* THIS SOFTWARE IS PROVIDED “AS IS”。 NO WARRANTIES， WHETHER EXPRESS， IMPLIED

　　* OR STATUTORY， INCLUDING， BUT NOT LIMITED TO， IMPLIED WARRANTIES OF

　　* MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.

　　* ARM SHALL NOT， IN ANY CIRCUMSTANCES， BE LIABLE FOR SPECIAL， INCIDENTAL， OR

　　* CONSEQUENTIAL DAMAGES， FOR ANY REASON WHATSOEVER.

　　*

　　******************************************************************************/