摘 要： 提出了一種 VC-1 硬件解碼器的SOC/ASIC 設計方案，并在具體實現電路的基礎
上，重點討論了軟硬件協同設計方案及其驗證策略的設計考慮。該設計方案已經通過基于
FPGA 的系統級驗證。結果證明，設計方案完全可行。
關鍵詞： VC-1；解碼器；專用集成電路；系統級芯片；FPGA；驗證

H.264 ，AVS，VC-1 并稱為新一代視頻壓縮標準，是現今多媒體芯片爭相支持的技術。
在同等視頻質量的情況下，其壓縮率相當，大約是MPEG-4 的2 倍，MPEG-2 的4 倍[1]。H.264是ISO/IEC 和ITU 聯合發布的國際標準，算法復雜度高，視頻質量精細，但因其專利費過于高昂，從2003 年定為國際標準至今，一直未能得到廣泛應用。AVS 視頻－基準部分于2006年3 月成為正式的國家標準，采用中國自主研發的視頻壓縮技術，每臺解碼設備只象征性收取1 元人民幣專利費，現在已經吸引國內外近200 家大中型企業、研究單位加入，預計在不久的將來會大有作為。VC-1 是SMPTE（美國電影電視工程師協會）于2006 年4 月頒布的行業標準，采用微軟公司的WMV-9 視頻編解碼技術。在算法復雜度方面，VC-1 比H.264簡單[2]，與AVS 相當。依托美國強大的電影電視行業以及微軟公司的巨大影響力，VC-1 標準正得到越來越多的應用， HD-DVD 和Blue-ray DVD 也已經采用其作為視頻編碼標準之一。筆者設計的VC-1 解碼器是便攜式多媒體處理器SOC 的一分，該系統采用32bit RISC 處理器為核心，AMBA 總線結構，還包括SDRAM控制器，USB OTG，DMA 控制器，LCD 控制器以及一些外圍電路如MP3 解碼器UART，TIMER，GPIO 等。