網(wǎng)絡(luò)/無(wú)線/云計(jì)算、數(shù)字消費(fèi)、自動(dòng)測(cè)試設(shè)備（ATE）/工業(yè)等應(yīng)用市場(chǎng)的不斷發(fā)展令時(shí)鐘技術(shù)在性能和靈活性的結(jié)合越趨重要，而且越來(lái)越多的應(yīng)用要求實(shí)時(shí)時(shí)鐘在寬溫度范圍內(nèi)有極高的計(jì)時(shí)精度。安森美半導(dǎo)體（ON Semiconductor）為滿(mǎn)足市場(chǎng)對(duì)更高時(shí)鐘精度的需求，不斷開(kāi)發(fā)和拓展完整時(shí)鐘解決方案，降低時(shí)間抖動(dòng)和相位噪聲，同時(shí)使系統(tǒng)設(shè)計(jì)更加簡(jiǎn)單易行。
　　不同應(yīng)用市場(chǎng)對(duì)時(shí)鐘方案的需求
　　不同應(yīng)用市場(chǎng)對(duì)時(shí)鐘方案的需求各有特點(diǎn)。例如，網(wǎng)絡(luò)、無(wú)線和云計(jì)算領(lǐng)域需要低于1ps的抖動(dòng)及低相位噪聲，采用晶體振蕩器（XO）或壓控晶體振蕩器（VCXO），并且在網(wǎng)絡(luò)/無(wú)線基站時(shí)鐘中集成更高的靈活性及更多的功能。數(shù)字消費(fèi)領(lǐng)域則需要具有專(zhuān)用時(shí)鐘合成、壓控晶體振蕩器、可編程能力（系統(tǒng)設(shè)計(jì)靈活性）、多PLL可配置頻率、擴(kuò)頻有源降低電磁干擾（EMI），以及快速提供樣品和上市，還需要降低成本。ATE和工業(yè)領(lǐng)域需要高速精密時(shí)鐘及數(shù)據(jù)管理器件。
　　PCIe接口的應(yīng)用優(yōu)勢(shì)及行業(yè)普及趨勢(shì)
　　作為一種重要的總線接口技術(shù)，外圍組件快速互連（PCIe）具有很多優(yōu)勢(shì)，如在帶寬、模塊化及多內(nèi)核器件方面提供更高性能，采用標(biāo)準(zhǔn)獨(dú)特連接時(shí)可以?xún)?yōu)化成本及可靠性等。在PCIe應(yīng)用漸趨普及的今天，越來(lái)越多的存儲(chǔ)設(shè)備已經(jīng)開(kāi)始從SATA接口轉(zhuǎn)向PCIe，固態(tài)硬盤(pán)（SSD）存儲(chǔ)器也開(kāi)始轉(zhuǎn)向PCIe；NEC家庭網(wǎng)關(guān)（HGW）自2010年開(kāi)始使用PCIe；某些機(jī)頂盒芯片組（消費(fèi)類(lèi)）參考設(shè)計(jì)在2010年加入PCIe接口；不同架構(gòu)的數(shù)據(jù)中心在大幅增加高速PCIe的使用方面發(fā)揮了關(guān)鍵作用。我們看到，PCIe在PC/圖形/工作站、服務(wù)器和存儲(chǔ)、數(shù)據(jù)通信、嵌入式/企業(yè)、消費(fèi)、SSD存儲(chǔ)等行業(yè)日漸普及。
　　
　　圖1：安森美半導(dǎo)體完整時(shí)鐘方案
　　正是為了配合時(shí)鐘市場(chǎng)及時(shí)鐘生成技術(shù)的應(yīng)用趨勢(shì)，安森美半導(dǎo)體憑借先進(jìn)的半導(dǎo)體工藝和模擬技術(shù)專(zhuān)長(zhǎng)，提供完整的時(shí)鐘方案（圖1）。這些產(chǎn)品可以在系統(tǒng)中提供猶如心臟有規(guī)律跳動(dòng)的準(zhǔn)確頻率，在實(shí)現(xiàn)更高性能的同時(shí)簡(jiǎn)化系統(tǒng)復(fù)雜度，實(shí)現(xiàn)精確的系統(tǒng)同步。